優(yōu)勢(shì)和特點(diǎn)

• 滿(mǎn)足CCITT G.958 STM-1再生器—A型要求
• 滿(mǎn)足Bellcore TR-NWT-000253 OC-3要求
• 155 Mbps 時(shí)鐘恢復(fù)和數(shù)據(jù)重定時(shí)
• 接受NRZ數(shù)據(jù)，無(wú)需前同步碼
• 鎖相環(huán)型時(shí)鐘恢復(fù)，無(wú)需晶振
• 量化器靈敏度：2 mV
• 輸出抖動(dòng)：2.0°（均方根）
• 電平檢測(cè)范圍：2.0 mV至30 mV
• 單電源供電：+5 V或–5.2 V
• 低功耗：170 mW
• 10 KH ECL/PECL 兼容輸出
• 封裝：16引腳窄體150 Mil SOIC

產(chǎn)品詳情

AD807可提供四種接收器功能：數(shù)據(jù)量化、信號(hào)電平檢測(cè)、時(shí)鐘恢復(fù)和數(shù)據(jù)重定時(shí)，適用于155 Mbps NRZ數(shù)據(jù)。該器件連同PIN二極管/前置放大器組合，可以用于高度集成、低成本、低功耗SONET OC-3或SDH STM-1光纖接收器。???????????????????????????????????

當(dāng)輸入信號(hào)電平降至用戶(hù)可調(diào)閾值以下時(shí)，接收器前端信號(hào)電平檢測(cè)電路會(huì)予以提示。該閾值通過(guò)一個(gè)外部電阻設(shè)置。信號(hào)電平檢測(cè)電路的3 dB光學(xué)遲滯可防止信號(hào)電平檢測(cè)輸出顫振。

PLL具有經(jīng)工廠(chǎng)調(diào)整的VCO中心頻率和頻率采集控制環(huán)路，二者配合可保證頻率采集無(wú)假鎖。這樣便無(wú)需依賴(lài)晶振或SAW濾波器等外部器件來(lái)協(xié)助頻率采集。

AD807利用兩個(gè)控制環(huán)路采集輸入數(shù)據(jù)的頻率和相位鎖定，無(wú)需外部控制。首先由頻率采集控制環(huán)路采集輸入數(shù)據(jù)的頻率，無(wú)需前同步碼便可采集到隨機(jī)或加擾數(shù)據(jù)的頻率鎖定。在鎖頻狀態(tài)，頻率誤差為0，鑒頻器無(wú)進(jìn)一步影響。然后，相位采集控制環(huán)路開(kāi)始工作，確保輸出相位跟蹤輸入相位。所用鑒相器已取得專(zhuān)利，幾乎可消除AD807整個(gè)器件的碼抖動(dòng)。

VCO采用環(huán)形振蕩器結(jié)構(gòu)以及低噪聲專(zhuān)利設(shè)計(jì)技術(shù)。抖動(dòng)為2.0°（均方根）。正是采用完全差分信號(hào)結(jié)構(gòu)，電源抑制比電路，以及使IC不受外來(lái)信號(hào)干擾的介質(zhì)隔離工藝才得以實(shí)現(xiàn)低抖動(dòng)特性。該器件可承受數(shù)百毫伏的電源噪聲，而抖動(dòng)性能則不受影響。

環(huán)路阻尼由阻尼系數(shù)電容的值決定，用戶(hù)通過(guò)選擇該電容設(shè)置PLL的抖動(dòng)峰值和采集時(shí)間。當(dāng)阻尼系數(shù)為5或更大時(shí)，可輕松滿(mǎn)足CCITT G.958 A型抖動(dòng)傳遞要求。

器件設(shè)計(jì)可保證在無(wú)輸入數(shù)據(jù)轉(zhuǎn)換時(shí)，時(shí)鐘輸出頻率的漂移小于20%。將阻尼系數(shù)電容CD短路，可使時(shí)鐘輸出頻率變?yōu)閂CO中心頻率。

AD807采用+5 V或–5.2 V單電源供電，功耗為140 mW。

方框圖