ADRV9029BBCZ
4 個(gè)差分變送器
4 個(gè)差分接收器
2 個(gè)觀察接收器，各帶 2 個(gè)輸入
中心頻率：75 MHz 至 6000 MHz
完全集成的 DPD 自適應(yīng)引擎，用于功率放大器的線性化
削峰 (CFR) 引擎
最大接收器帶寬：200 MHz
最大變送器大信號(hào)帶寬：200 MHz
最大變送器合成帶寬：450 MHz
最大觀察接收器帶寬：450 MHz
完全集成的獨(dú)立小數(shù) N 射頻頻率合成器
完全集成的時(shí)鐘頻率合成器
適用于所有本地振蕩器和基帶時(shí)鐘的多芯片相位同步
支持 TDD 和 FDD 應(yīng)用
24.33 Gbps JESD204B/JESD204C 數(shù)字接口
ADRV9029是一款高度集成的射頻(RF)捷變收發(fā)器，提供四個(gè)獨(dú)立控制的發(fā)射器、用于監(jiān)測(cè)每個(gè)發(fā)射器通道的專用觀測(cè)接收器輸入、四個(gè)獨(dú)立控制的接收器、集成式頻率合成器和數(shù)字信號(hào)處理功能，形成了完整的收發(fā)器解決方案。該器件提供了各種蜂窩基礎(chǔ)設(shè)施應(yīng)用所需的性能，例如小型蜂窩基站無(wú)線電、3G/4G/5G宏系統(tǒng)和大規(guī)模多路輸入/多路輸出(MIMO)基站。
接收器子系統(tǒng)包括四個(gè)具有寬動(dòng)態(tài)范圍的獨(dú)立寬帶寬直接變頻接收器。四個(gè)獨(dú)立發(fā)射器采用一個(gè)直接變頻調(diào)制器，可在低功耗條件下實(shí)現(xiàn)低噪聲運(yùn)行。該器件還包括兩個(gè)寬帶寬時(shí)間共享觀測(cè)路徑接收器，每個(gè)接收器具有兩路輸入，用于監(jiān)測(cè)發(fā)射器輸出。
完整的收發(fā)器子系統(tǒng)包括自動(dòng)和手動(dòng)衰減控制、直流失調(diào)校正、正交誤差校正(QEC)和數(shù)字濾波功能，因此數(shù)字基帶中不再需要這些功能。它還集成了其他輔助功能，例如模數(shù)轉(zhuǎn)換器(ADC)、數(shù)模轉(zhuǎn)換器(DAC)，以及用于提供各種數(shù)字控制選項(xiàng)的通用輸入/輸出(GPIO)。
為了實(shí)現(xiàn)較高的RF性能水平，該收發(fā)器包含五個(gè)完全集成的鎖相環(huán)(PLL)。兩個(gè)PLL為發(fā)射器和接收器信號(hào)路徑提供低噪聲和低功耗的小數(shù)N分頻RF頻率合成。第三個(gè)完全集成的PLL支持觀測(cè)接收器的獨(dú)立本振(LO)模式。第四個(gè)PLL生成轉(zhuǎn)換器和數(shù)字電路所需的時(shí)鐘，第五個(gè)PLL則為串行數(shù)據(jù)接口提供時(shí)鐘。
多芯片同步機(jī)制可在多個(gè)ADRV9029芯片之間同步所有LO相位和基帶時(shí)鐘。該器件集成了所有壓控振蕩器(VCO)和環(huán)路濾波器元件，并可通過(guò)數(shù)字控制接口進(jìn)行調(diào)整。
該器件包含一個(gè)完全集成的低功耗數(shù)字預(yù)失真(DPD)自適應(yīng)引擎，用于功率放大器線性化。DPD支持使用高效功率放大器，不僅可減少基站無(wú)線電的功耗，同時(shí)還可減少與基帶處理器接口所需的SERDES通道數(shù)量。
ADRV9029的低功耗削峰(CFR)引擎降低了輸入信號(hào)的峰均比(PAR)，從而實(shí)現(xiàn)了更高效率的傳輸線路升級(jí)，同時(shí)降低了基帶處理器的處理負(fù)荷。
串行數(shù)據(jù)接口包括四個(gè)串行器通道和四個(gè)解串器通道。該接口支持JESD204B和JESD204C標(biāo)準(zhǔn)，能以高達(dá)24.33 Gbps的數(shù)據(jù)速率運(yùn)行。該接口還支持針對(duì)更低帶寬的交錯(cuò)模式，從而將高速數(shù)據(jù)接口通道數(shù)降至1。它還支持固定和浮點(diǎn)兩種數(shù)據(jù)格式。浮點(diǎn)格式使內(nèi)部自動(dòng)增益控制(AGC)對(duì)解調(diào)器器件不可見(jiàn)。
ADRV9029可直接由1.0 V、1.3 V和1.8 V穩(wěn)壓器供電，并通過(guò)一個(gè)標(biāo)準(zhǔn)串行外設(shè)接口(SPI)串行端口進(jìn)行控制。全面的節(jié)電模式可將正常使用情況下的功耗降至低點(diǎn)。ADRV9029采用14 mm × 14 mm、289引腳芯片級(jí)球柵陣列(CSP_BGA)封裝。
應(yīng)用
- 3G/4G/5G TDD和FDD大規(guī)模MIMO、宏蜂窩和小型蜂窩基站
產(chǎn)品規(guī)格
產(chǎn)品詳情
零件號(hào)
ADRV9029
制造商
模擬設(shè)備
描述
用于 3G/4G/5G TDD 和 FDD 大規(guī)模 MIMO 應(yīng)用的高度集成射頻收發(fā)器
一般參數(shù)
類型
模塊
頻率
75 至 6000 兆赫
Applications_Bands
3G、4G、5GHz
應(yīng)用
基站
數(shù)據(jù)速率
3 至 24.3 Gbps
頻道
4
輸出功率(dBm)
6.1 至 7 dBm
數(shù)據(jù)接口
SPI、GPIO
電源電壓
0.675 至 2V
方面
14 毫米 × 14 毫米
包裝類型
表面貼裝
包裹
289 球芯片級(jí)球柵陣列
工作溫度
-40 至 110 攝氏度
貯存溫度
-65 至 150 攝氏度
帶寬
200兆赫
噪聲系數(shù)
12 至 14.5 分貝
