帶引腳控制的 4 通道輸出 LVDS 1.8V、2.5V 和 3.3V 緩沖器
| Function | Clock buffer, Differential |
| Additive RMS jitter (Typ) (fs) | 50 |
| Output frequency (Max) (MHz) | 2000 |
| Number of outputs | 4 |
| Output supply voltage (V) | 1.8, 2.5, 3.3 |
| Core supply voltage (V) | 1.8, 2.5, 3.3 |
| Output skew (ps) | 20 |
| Features | 2:4 fanout, Universal inputs, Individual output enable control, Pin control |
| Operating temperature range (C) | -40 to 105 |
| Rating | Catalog |
| Output type | LVDS |
| Input type | HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL |
- 具有 2 個輸入和 4 個輸出 (2:4) 的高性能 LVDS 時鐘緩沖器系列。
- 輸出頻率最高可達 2GHz。
- 通過硬件引腳實現(xiàn)獨立輸出使能/禁用。
- 電源電壓：1.8/2.5/3.3V ± 5%
- 低附加抖動：156.25MHz 下最大抖動小于 60fs rms（12kHz 至 20MHz）
-
超低相位本底噪聲：-164dBc/Hz（典型值）
-
-
超低傳播延遲：< 575ps（最大值）
-
輸出偏斜：20ps（最大值）
- 通用輸入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML
- LVDS 基準電壓 (VAC_REF) 適用于容性耦合輸入
- 工業(yè)溫度范圍：–40°C 至 105°C
- 可用封裝：
- 5mm × 5mm 28 引腳 VQFN (RHD) 封裝
LMK1D1204P 時鐘緩沖器能夠以超小的時鐘分配偏斜，將兩個可選時鐘輸入（IN0 和 IN1）之一分配給 4 對差分 LVDS 時鐘輸出（OUT0 至 OUT3）。輸入可以為 LVDS、LVPECL、LVCMOS、HCSL 或 CML。
LMK1D1204P 專為驅(qū)動 50? 傳輸線路而設(shè)計。在以單端模式驅(qū)動輸入的情況下，必須將Figure 8-6 中所示的適當偏置電壓施加到未使用的負輸入引腳。IN_SEL 引腳用于選擇要發(fā)送到輸出的輸入。該器件支持失效防護輸入功能。該器件還整合了輸入遲滯，可防止在沒有輸入信號的情況下輸出隨機振蕩。
各個 LVDS 差分輸出均可通過將對應(yīng)的 OEx 引腳設(shè)置為邏輯高電平“1”來使能。如果此引腳設(shè)置為邏輯低電平“0”，輸出將以高阻抗狀態(tài)被禁用，從而降低功耗。
該器件可在 1.8V、2.5V 或 3.3V 電源環(huán)境下工作，溫度范圍是 –40°C 至 105°C（環(huán)境溫度）。
