| Sample rate (Max) (MSPS) | 80 |
| Resolution (Bits) | 12, 14 |
| Number of input channels | 8 |
| Interface type | Serial LVDS |
| Analog input BW (MHz) | 550 |
| Features | Low Power |
| Rating | Catalog |
| Input range (Vp-p) | 2 |
| Power consumption (Typ) (mW) | 376 |
| Architecture | Pipeline |
| SNR (dB) | 72 |
| ENOB (Bits) | 11.3 |
| SFDR (dB) | 85 |
| Operating temperature range (C) | -40 to 85 |
| Input buffer | No |
- 最高采樣速率： 80 MSPS/12位
- 高信噪比
- 在 5 MHz/80 MSPS 時 SNR 為 70-dBFS
- 在 5 MHz/80 MSPS 并且抽取濾波器=2 時 SNR 為 71.5-dBFS
- 在 5 MHz/80 MSPS 時 SFD R為 85-dBc
- 低功耗
- 50 MSPS 時為 48 mW/CH
- 65 MSPS 時為 54 mW/CH
- 80 MSPS 時為 66 mW/CH (每通道 2 個LVDS 線束)
- 數(shù)字處理塊
- 可編程 FIR 抽取濾波器和過度取樣以將諧波干擾降到最低
- 可編程IIR高通濾波器以將 DC 偏移降至最低
- 可編程數(shù)字增益: 0 dB 至 12 dB
- 2-或者 4-通道均衡
- 靈活串行化 LVDS 輸出：
- 根據(jù) ADC 采樣率，每通道有一個或者兩個 LVDS 線束輸出線路
- ADC 輸入通道和 LVDS 輸出引腳間的可編程映射--簡化主板設(shè)計
- 由 FPGA/接收器提供的用于確認(rèn)數(shù)據(jù)捕捉的多種測試樣式
- 內(nèi)部和外部參考值
- 用于低功耗的 1.8 V 操作
- 低頻噪音抑制
- 在 1 個時鐘周期內(nèi)從 6-dB 過載中恢復(fù)
- 封裝方式： 12-mm × 12-mm 80-引腳 QFP
使用 CMOS 處理技術(shù)和創(chuàng)新的電路技術(shù)，ADS5292 是一款低功率 80 MSPS 8 通道 ADC。 低功耗，高 SNR，低 SFDR，和持續(xù)過載恢復(fù)使用戶能夠設(shè)計高性能系統(tǒng)。
ADS5292 是一款數(shù)字處理塊設(shè)備，此設(shè)備集成了幾個可改進(jìn)系統(tǒng)性能的常用數(shù)字功能。 它包括一個數(shù)字濾波器模塊，此模塊具有內(nèi)置抽取濾波去（具有低通、高通和帶通特性）。 抽取率同樣由程序控制 (乘 2，乘 4，或者乘 8)。 這使得此設(shè)備非常適合窄帶應(yīng)用，在窄帶應(yīng)用中，濾波器可很方便的被用于提升 SNR 和終止諧波，同時減少輸出數(shù)據(jù)率。 此設(shè)備包括一個均衡模式，在此模式下，2 通道（或者甚至 4 通道）可以被平均達(dá)到負(fù)擔(dān)均衡以提升 SNR。
串行 LVDS 輸出減少了接口線路數(shù)量并實現(xiàn)最高系統(tǒng)集成。 根據(jù) ADC 采樣率的不同，來自每個通道 ADC 的數(shù)字?jǐn)?shù)據(jù)可通過 LVDS 輸出線路的一個或者兩個線束輸出。 此兩線束接口幫助保持較低的串行數(shù)據(jù)率，這樣即使在高采樣率的情況下，也可以使用基于低成本 FPGA 的接收器。 一個非常獨特的功能是允許可編程映射模塊允許輸入通道和 LVDS 輸出引腳間的靈活映射。 這有助于大大減少 LVDS 輸出路由的復(fù)雜性并可能通過減少 PCB 的層數(shù)來降低系統(tǒng)主板的成本。
此設(shè)備集成了一個內(nèi)部基準(zhǔn)，此基準(zhǔn)被調(diào)整為與全部設(shè)備匹配。 通過內(nèi)部基準(zhǔn)模式可以獲得最佳性能。 此設(shè)備也可由外部基準(zhǔn)驅(qū)動。
此器件采用 12 mm × 12 mm 80-引腳 QFP 封裝。 它的額定工作溫度范圍為 –40℃ 至 85℃。 ADS5292 與 ADS5294 引腳和寄存器完全兼容。
