| Technology Family | AUP1T |
| Bits (#) | 1 |
| High input voltage (Min) (Vih) | 1.35 |
| High input voltage (Max) (Vih) | 3.6 |
| Vout (Min) (V) | 2.3 |
| Vout (Max) (V) | 3.6 |
| IOH (Max) (mA) | -4 |
| IOL (Max) (mA) | 4 |
- 靜電放電 (ESD) 性能測試符合 JESD 22 標(biāo)準(zhǔn)
- 2000V 人體放電模型{1}（A114-B，II 類）
- 1000V 充電器件模型 (C101)
- 單電源電壓轉(zhuǎn)換器
- 輸出電平高達(dá)電源 VCCCMOS 電平
- 1.8V 至 3.3V（VCC=3.3V 時(shí)）
- 2.5V 至 3.3V（VCC=3.3V 時(shí)）
- 1.8V 至 2.5V（VCC=2.5V 時(shí)）
- 3.3V 至 2.5V（VCC=2.5V 時(shí)）
- 施密特觸發(fā)器輸入可抑制輸入噪聲并提供更佳的輸出信號(hào)完整性
- I關(guān)閉支持部分?jǐn)嚯?(VCC=0)
- 超低靜態(tài)功耗： 0.1μA
- 超低動(dòng)態(tài)功耗： 0.9μA
- 閂鎖性能超過 100mA，符合 JESD 78 II 類規(guī)范的要求
- 可提供無鉛封裝：SC70 (DCK) 2 x 2.1 x 0.65mm（高 1.1mm）
- 有關(guān)更多邏輯門選項(xiàng)，請?jiān)L問 www.ti.com/littlelogic
SN74AUP1T08 執(zhí)行布爾函數(shù) Y = A ? B or Y = /A + /B，專門用于邏輯電平轉(zhuǎn)換應(yīng)用，在此類應(yīng)用中輸出以電源 VCC 為基準(zhǔn)。
AUP 技術(shù)是行業(yè)最低功耗邏輯技術(shù)，此技術(shù)設(shè)計(jì)用于擴(kuò)展運(yùn)行中的電池壽命。所有接受 1.8V LVCMOS 信號(hào)的輸入電平，同時(shí)由一個(gè)單 3.3V 或 2.5V VCC電源供電運(yùn)行。該產(chǎn)品還可以保持出色的信號(hào)完整性（請見Figure 5-1和Figure 5-2）。
2.3V 至 3.6V 的寬 VCC范圍有可能實(shí)現(xiàn)開關(guān)輸出電平連接至外部控制器或處理器。
施密特觸發(fā)器輸入（正負(fù)輸入轉(zhuǎn)換之間的 ΔVT=210mV）改進(jìn)了開關(guān)轉(zhuǎn)換期間的抗擾度，這對于模擬混合模式設(shè)計(jì)十分有用。施密特觸發(fā)器輸入抑制輸入噪聲、確保輸出信號(hào)的完整性并可實(shí)現(xiàn)慢輸入信號(hào)轉(zhuǎn)換。
I關(guān)閉特性可實(shí)現(xiàn)省電條件 (VCC=0V) ，這在便攜式和移動(dòng)應(yīng)用中十分重要。當(dāng) VCC=0V 時(shí)，介于 0V 至 3.6V 范圍內(nèi)的信號(hào)可被施加到器件的輸入和輸出上。在這些條件下，不會(huì)對器件造成損壞。
SN74AUP1T08 經(jīng)設(shè)計(jì)優(yōu)化具有 4mA 電流驅(qū)動(dòng)能力，可減少由高驅(qū)動(dòng)輸出導(dǎo)致的線路反射、過沖和下沖。
