HMC7044是一款高性能雙環(huán)路整數(shù)N分頻抖動衰減器，能夠選擇參考并生成超低相位噪聲的頻率，支持配有并行或串行（JESD204B型）接口的高速數(shù)據(jù)轉(zhuǎn)換器。 HMC7044具有兩個可通過SPI選擇的整數(shù)模式PLL和交疊的片內(nèi)VCO，調(diào)諧范圍分別達(dá)2.5 GHz和3 GHz。 該器件旨在滿足GSM和LTE基站設(shè)計(jì)的要求，并通過多種時鐘管理和分配特性來簡化基帶和無線電卡時鐘樹的設(shè)計(jì)。 HMC7044提供14路低噪聲且可配置的輸出，可以靈活地與許多不同器件接口，包括數(shù)據(jù)轉(zhuǎn)換器、現(xiàn)場可編程門陣列(FPGA)和混頻器本振(LO)。
HMC7044的DCLK和SYSREF時鐘輸出可配置來支持CML、LVDS、LVPECL和LVCMOS等信號標(biāo)準(zhǔn)，不同的偏置設(shè)置則可抵消變化的板插入損耗。
應(yīng)用
- JESD204B時鐘產(chǎn)生
- 蜂窩基礎(chǔ)設(shè)施（多載波GSM、LTE、W-CDMA）
- 數(shù)據(jù)轉(zhuǎn)換器時鐘
- 微波基帶卡
- 相控陣參考分配
- 超低rms抖動： 典型值：44 fs（12 kHz至20 MHz，2457.6 MHz）
- 噪底： ?156 dBc/Hz (2457.6 MHz)
- 低相位噪聲： ?141.7 dBc/Hz（800 kHz時，983.04 MHz輸出）
- PLL2最多提供14路LVDS、LVPECL或CML型器件時鐘(DCLK)
- CLKOUTx/CLKOUTx和SCLKOUTx/SCLKOUTx最高頻率達(dá)3200 MHz
- JESD204B兼容系統(tǒng)參考(SYSREF)脈沖
- 25 ps模擬延遲和? VCO周期數(shù)字延遲，14個時鐘輸出通道各自都能對延遲進(jìn)行編程
- 相位噪聲與功耗的關(guān)系可通過SPI編程
- SYSREF有效中斷可簡化JESD204B同步
- 窄帶、雙核VCO
- 最多2個緩沖壓控振蕩器(VCXO)輸出
- LVDS、LVPECL、CMOS和CML模式下最多4個輸入時鐘
- 頻率保持模式可保持輸出頻率
- 信號丟失(LOS)檢測和無中斷參考切換
- 4個GPIO報警/狀態(tài)指示器，可確定系統(tǒng)健康程度
- 支持最高6000 MHz的外部VCO輸入
- 片內(nèi)穩(wěn)壓器提供出色的PSRR
- 68引腳、10 mm × 10 mm LFCSP封裝
AD9575
AD9571
AD9552
AD9572
AD9573
AD9551
AD9516-5
AD9522-1
AD9522-2
AD9522-5
AD9520-0
AD9520-1
AD9520-2
AD9520-3
AD9520-4
AD9520-5
AD9522-0
AD9522-3
AD9522-4
AD9518-0
AD9518-1
