AD9119是高性能11位/14位RF數(shù)模轉(zhuǎn)換器(DAC)，支持最高達2.85 GSPS的數(shù)據(jù)速率。DAC內(nèi)核基于一個四通道開關(guān)結(jié)構(gòu)，使雙邊沿時鐘能夠有效運行，配置為混頻模式(Mix-Mode?)或2倍插值時，能將DAC更新速率提高至5.7 GSPS。它的高動態(tài)范圍和寬帶寬特性可產(chǎn)生高達4.2 GHz的多載波。
在基帶模式下，元件的寬帶寬能力和高動態(tài)范圍相結(jié)合，在CATV基礎(chǔ)設(shè)施應(yīng)用中可支持1至158個連續(xù)載波。還可以選擇兩個可選2倍插值濾波器，通過將DAC更新速率提高2倍來簡化后重構(gòu)濾波器。在Mix-mode?操作模式中，AD9119/AD9129可在二階和三階奈奎斯特區(qū)內(nèi)重構(gòu)RF載波，同時仍保持高達4.2 GHz的出色動態(tài)范圍。其高性能NMOS DAC內(nèi)核具有四通道開關(guān)結(jié)構(gòu)，能以最小輸出功耗實現(xiàn)業(yè)界較領(lǐng)先的直接RF頻率合成性能。輸出電流可以在9.5 mA至34.4 mA范圍內(nèi)進行編程。
AD9119/AD9129包含數(shù)項功能，能進一步簡化系統(tǒng)集成。雙端口源同步LVDS接口簡化了與主機FPGA/ASIC的數(shù)據(jù)接口。它還包含了差分幀/奇偶校驗位來監(jiān)控接口的完整性。片內(nèi)延遲鎖相環(huán)(DLL)可優(yōu)化不同時鐘域之間的時序。
串行外設(shè)接口(SPI)可配置AD9119/AD9129和監(jiān)控回讀寄存器的狀態(tài)。AD9119/AD9129采用0.18 μm CMOS工藝制造，采用+1.8 V和-1.5 V電源供電。該器件提供160引腳芯片級球柵陣列封裝。
產(chǎn)品特色
- 高動態(tài)范圍和信號重建帶寬支持高達4.2GHz的RF信號頻率合成。
- 具有雙端口接口和雙倍數(shù)據(jù)速率(DDR) LVDS數(shù)據(jù)接收機，支持2850 MSPS的最大轉(zhuǎn)換速率。
- 采用CMOS工藝制造；通過專有切換技術(shù)提高動態(tài)性能。
應(yīng)用
- 寬帶通信系統(tǒng)
CMTS/VOD
無線基礎(chǔ)設(shè)施：W-CDMA、LTE、點到點
儀器儀表、自動測試設(shè)備(ATE)
雷達、干擾發(fā)射器
- DAC更新速率：高達5.7 GSPS
- 直接RF頻率合成（2.85 GSPS數(shù)據(jù)速率）
直流至1.425 GHz（基帶模式）
直流至1.0 GHz（2倍插值模式）
1.425 GHz至4.2 GHz（混合模式） - 可旁路的2倍插值
- 出色的動態(tài)性能
- 支持DOCSIS 3.0寬帶ACLR/諧波性能
8個QAM載波：ACLR > 65 dBc - 業(yè)界較領(lǐng)先的單/多載波IF或RF頻率合成
- 4載波W-CDMA ACLR (2457.6 MSPS)
- fOUT = 900 MHz，ACLR = 71 dBc（旁路模式）
- fOUT = 2100 MHz，ACLR = 68 dBc（混合模式）
- fOUT = 2700 MHz，ACLR = 67 dBc（混合模式）
- 雙端口LVDS和DHSTL數(shù)據(jù)接口
- 工作速率高達1.425 GSPS
- 源同步DDR時鐘，帶奇偶校驗位
- 低功耗：1.0 W（2.85 GSPS）；1.3 W（5.7 GSPS）
AD9745
AD9746
AD9747
AD9704
AD9705
AD9706
AD9707
MAX19692
AD9726
AD9778
AD9779
MAX5898
AD9734
AD9735
AD9736
AD9786
AD9748
ADV7125
AD9740
AD9742
AD9744
AD9773
AD9775
AD9777
