功能描述：
CY 7C1470BV25、CY7C1472BV25和CY7C1474BV25是2.5V 2M x 36/4M x 18/1M x 72同步流水線(xiàn)容發(fā)
無(wú)總線(xiàn)延遲的SRAM(NoBL)邏輯。
它們被設(shè)計(jì)成支持無(wú)限制的真正的背對(duì)背讀取或者沒(méi)有等待狀態(tài)的寫(xiě)操作。
CY7C1470BV25,CY7C1472BV25和CY7C1474BV25配有啟用連續(xù)讀取或需要高級(jí)(NoBL)邏輯每個(gè)時(shí)鐘周期傳輸數(shù)據(jù)的寫(xiě)操作。
此功能極大地提高了中的數(shù)據(jù)吞吐量需要頻繁讀寫(xiě)轉(zhuǎn)換的系統(tǒng)。
這CY7C1470BV25、CY7C1472B V25和CY7C1474BV25是引腳兼容，功能等同于ZBT器件。.
所有同步輸入都通過(guò)由控制的輸入寄存器時(shí)鐘的上升沿。
所有數(shù)據(jù)輸出都通過(guò)輸出由時(shí)鐘_上升沿控制的寄存器。
時(shí)鐘輸入由時(shí)鐘使能(CEN)信號(hào)限定，當(dāng)取消斷言會(huì)掛起操作并擴(kuò)展前一個(gè)時(shí)鐘循環(huán)。
寫(xiě)操作由字節(jié)寫(xiě)選擇控制(BWa- -BWdCY7C1470BV25，頻帶寬度(Band為idth)a -BWbCY7C1472BV25和BWa-BWh對(duì)于CY7C1474BV25)和一個(gè)寫(xiě)使能(WE)輸入。
所有寫(xiě)入都在片內(nèi)進(jìn)行同步自定時(shí)寫(xiě)電路。
三個(gè)同步芯片使能(CE1，CE2，CE3)和一 個(gè)--異步輸出使能(OE)提供了簡(jiǎn)單的存儲(chǔ)選擇和輸出三態(tài)控制。
為了避兔總線(xiàn)競(jìng)爭(zhēng)，在數(shù)據(jù)期間，輸出驅(qū)動(dòng)器同步處于三態(tài)寫(xiě)序列的一部分。
特征：
引腳兼容，功能等同于ZBT支持零等待狀態(tài)的250 MHz總線(xiàn)操作口可用的速度等級(jí)為250、200和167 MHz
內(nèi)部自定時(shí)輸出緩沖控制。
無(wú)需使用異步操作環(huán)境=流水線(xiàn)操作的完全注冊(cè)(輸入和輸出)字節(jié)寫(xiě)入能力2.5V單電源2.5V IO電源(VDDQ)
快速時(shí)鐘輸出時(shí)間口3.0 ns(對(duì)于250 MHz設(shè)備)時(shí)鐘使能(CEN)引腳暫停工作同步自定時(shí)寫(xiě)入CY7C1470BV25. CY7C1472BV25提供JEDEC標(biāo)準(zhǔn)無(wú)鉛100引腳TQFP.無(wú)鉛非無(wú)鉛165引腳FBGA封裝。
CY7C1474BV25提供無(wú)鉛和非無(wú)鉛209引腳FBGA封裝a i 兼容EEE 1149.1 JTAG邊界掃描n 突發(fā)能力一 線(xiàn)性或交錯(cuò)突發(fā)順序“ZZ睡眠模式選項(xiàng)和停止時(shí)鐘選項(xiàng)。
CY7C1010DV33-10VXIT
CY7C1019DV33-10ZSXIT
CY7C1018DV33-10VXIT
CY7C1020D-10VXIT
CY7C1470BV25-167BZXI
CY7C1472BV25-200AXC
CY7C1470BV25-167AXCT
CY7C1470BV25-250AXC
CY7C1472BV25-200AXCT
