FPGA為高性能計(jì)算和機(jī)器學(xué)習(xí)提供了一種早期的架構(gòu)專門化選項(xiàng)。體系結(jié)構(gòu)專門化是繼續(xù)改進(jìn)性能的一種選擇，以克服摩爾定律中減緩技術(shù)步伐所帶來的限制。無論是在功耗還是性能方面，使用特定于應(yīng)用程序的硬件來加速應(yīng)用程序或其中一部分，并允許使用更高效的硬件作為支撐。

考慮到為單個(gè)應(yīng)用程序或工作流構(gòu)建計(jì)算硬件的固有成本，這種策略不能用于所有應(yīng)用程序。然而，通過將挑戰(zhàn)組合成組，或者識別能夠從加速中獲益的關(guān)鍵工作負(fù)載或代碼，很可能成為提高應(yīng)用程序性能的一個(gè)重要部分。一些應(yīng)用程序非常適合于GPU或FPGA等技術(shù)，這些技術(shù)可以通過實(shí)現(xiàn)加速技術(shù)來提高性能。GPU加速或架構(gòu)專業(yè)化并非新概念，一些專家預(yù)測，它們將越來越普遍地用于提高性能，并降低未來系統(tǒng)的能源成本。

最終的目的是為特定于應(yīng)用程序的集成電路(ASIC)而開發(fā)的計(jì)劃，但最初將在FPGA上實(shí)行。雖然這個(gè)項(xiàng)目還在進(jìn)行中，但它演示了如何在FPGA技術(shù)上實(shí)現(xiàn)適合高度并行執(zhí)行的特定代碼或代碼段，F(xiàn)PGA技術(shù)可以補(bǔ)充未來的CPU或基于CPU/ GPU的計(jì)算系統(tǒng)。

歐洲核子研究中心(CERN)正在使用Xilinx FPGA加速推理和傳感器預(yù)處理工作負(fù)載來搜索暗物質(zhì)。該項(xiàng)目背后的研究人員正利用FPGA和CERN其他計(jì)算資源，以極快的速度處理大量高能粒子物理數(shù)據(jù)，以尋找宇宙起源的線索。因此這需要實(shí)時(shí)過濾傳感器數(shù)據(jù)，以識別可能包含暗物質(zhì)和其他物理現(xiàn)象存在證據(jù)的新粒子結(jié)構(gòu)。

Harris解釋了這個(gè)項(xiàng)目背后的意義:“我們是在和幾個(gè)使用微軟brainwave團(tuán)隊(duì)的FPGA進(jìn)行機(jī)器學(xué)習(xí)的工程師交談后受到啟發(fā)的，并且在Github上看到了一些使用Xilinx的Vivado HLS工具編寫的非常簡單的機(jī)器學(xué)習(xí)推理代碼。這兩者的結(jié)合讓我們非常興奮，這讓我們看到了hls4ml[1]項(xiàng)目實(shí)現(xiàn)快速基于ml事件觸發(fā)器的潛力?！?/p>

該團(tuán)隊(duì)開始開發(fā)和測試一個(gè)基于Xilinx Vivado HLS的工具流，這將縮短為CMS一級觸發(fā)器創(chuàng)建機(jī)器學(xué)習(xí)算法所需的時(shí)間。hls4ml工具有許多可配置的參數(shù)，使用戶能夠?yàn)樗麄兊膽?yīng)用程序定制延遲、啟動(dòng)間隔和資源使用權(quán)衡的空間。在團(tuán)隊(duì)創(chuàng)建hls4ml之前，物理學(xué)家必須手工創(chuàng)建簡單的觸發(fā)算法，然后工程師將用Verilog或VHDL編寫FPGA程序。這是一個(gè)非常耗時(shí)的過程，可能需要幾個(gè)月。

Harris解釋了物理學(xué)家在不知道暗物質(zhì)實(shí)際是什么樣子的情況下，如何利用機(jī)器學(xué)習(xí)算法來尋找暗物質(zhì)，以訓(xùn)練神經(jīng)網(wǎng)絡(luò)。Harris說:“我們對暗物質(zhì)的樣子做了一個(gè)假設(shè)，并寫下了一張清單，上面列出了我們對暗物質(zhì)的所有預(yù)期特征?！?/p>

Tran總結(jié)了hls4ml項(xiàng)目的優(yōu)點(diǎn)?！霸谖覀兊娜粘９ぷ髦?，它真的讓我們能夠通過觸發(fā)器在實(shí)驗(yàn)的各個(gè)階段進(jìn)行機(jī)器學(xué)習(xí)?！痹诖酥埃惚仨毧紤]一個(gè)非常具體的應(yīng)用程序，并為VHDL或Verilog開發(fā)模型和固件?，F(xiàn)在，你可以從更廣泛的角度來思考如何改進(jìn)物理，無論是低級別的撞擊聚集在某個(gè)量熱計(jì)中一直到獲得完整的事件并優(yōu)化特定的拓?fù)?。它讓機(jī)器學(xué)習(xí)在整個(gè)實(shí)驗(yàn)中更快地傳播和采用?！?/p>

Project Catapult是微軟研究院提出的一項(xiàng)開創(chuàng)性計(jì)劃，旨在提供一種可大范圍提高數(shù)據(jù)中心負(fù)載性能和能源效率的開創(chuàng)性方案，該計(jì)劃希望能通過現(xiàn)場可編程門陣列(FPGA)的幫助來得以實(shí)現(xiàn)目標(biāo)。它本質(zhì)上是在云中部署FPGA，將CPU連接，提供互連的可編程硅的可配置計(jì)算層。

該項(xiàng)目始于2010年，當(dāng)時(shí)由Doug Burger和Derek Chiou領(lǐng)導(dǎo)的一個(gè)小團(tuán)隊(duì)開始探索其他架構(gòu)和專用硬件，如GPU、FPGA和ASIC。該團(tuán)隊(duì)開發(fā)了一個(gè)基于FPGA的云計(jì)算系統(tǒng)，與使用CPU或基于GPU的系統(tǒng)完成相同任務(wù)相比，該系統(tǒng)具有更高的能源效率。FPGA也提供了這種好處，同時(shí)不需要與開發(fā)自定義ASIC相關(guān)的相同級別的風(fēng)險(xiǎn)。

Project Catapult的董事會級架構(gòu)被設(shè)計(jì)得非常靈活。FPGA可以充當(dāng)本地計(jì)算加速器、內(nèi)聯(lián)處理器或分布式計(jì)算的遠(yuǎn)程加速器。在本地設(shè)計(jì)中，F(xiàn)PGA位于數(shù)據(jù)中心的頂層(ToR)網(wǎng)絡(luò)交換機(jī)和服務(wù)器的網(wǎng)絡(luò)接口芯片之間。網(wǎng)絡(luò)流量通過FPGA進(jìn)行路由，F(xiàn)PGA甚至可以對高帶寬的網(wǎng)絡(luò)流量進(jìn)行行速率計(jì)算。

使用這種加速結(jié)構(gòu)，他們可以部署分布式硬件微服務(wù)(HWMS)，靈活地利用可伸縮的FPGA數(shù)量(從1個(gè)到數(shù)千個(gè))。相反，云級別的應(yīng)用程序可以利用這些微服務(wù)的可伸縮數(shù)量，而不需要了解底層硬件。通過將這種方法與部署在datacentres的近100萬個(gè)Intel FPGA相結(jié)合，微軟已經(jīng)構(gòu)建了一個(gè)類似超級計(jì)算的基礎(chǔ)設(shè)施，它可以以令人難以置信的性能和能源效率計(jì)算特定的機(jī)器學(xué)習(xí)和深度學(xué)習(xí)算法。