無(wú)線通信行業(yè)已經(jīng)進(jìn)入了一個(gè)全新的一體化時(shí)代；每個(gè)網(wǎng)絡(luò)運(yùn)營(yíng)商都在尋求更緊湊、多頻帶基礎(chǔ)架構(gòu)解決方案。新興射頻類(lèi)數(shù)據(jù)轉(zhuǎn)換器——RF DAC 和RF ADC —— 在架構(gòu)上使創(chuàng)建緊湊的多頻帶收發(fā)器成為可能。但這些新興器件固有的非線性將成為這一發(fā)展趨勢(shì)的絆腳石。

　　例如，頻域中射頻器件的非線性包括帶內(nèi)和帶外兩種情況。帶內(nèi)非線性是指TX 頻帶內(nèi)不需要的頻率成分（frequency term），而帶外非線性則是指TX 頻帶外不需要的頻率成分。

　　對(duì)于正在使用RF DAC對(duì)多頻帶發(fā)射器進(jìn)行原型設(shè)計(jì)的系統(tǒng)工程師而言，確保關(guān)鍵組件符合標(biāo)準(zhǔn)線性要求是非常重要的。因此，在早期原型設(shè)計(jì)階段，從根本上需要一個(gè)靈活的測(cè)試平臺(tái)，以正確評(píng)估AR DAC 在多頻帶應(yīng)用中的非線性性能。

　　在愛(ài)爾蘭貝爾實(shí)驗(yàn)室，我們已經(jīng)創(chuàng)建了一個(gè)靈活的軟硬件平臺(tái)，可用于快速評(píng)估下一代無(wú)線系統(tǒng)潛在備選設(shè)備RF DAC。這個(gè)研發(fā)項(xiàng)目的三個(gè)關(guān)鍵因素分別是：賽靈思高性能FPGA、賽靈思IP 和MATLAB？。

　　在 開(kāi)始這段工程設(shè)計(jì)傳奇故事之前，我們還要強(qiáng)調(diào)幾點(diǎn)。在設(shè)計(jì)中，我們?cè)噲D盡量減少FPGA 資源的占用，同時(shí)盡可能保持系統(tǒng)靈活，所以我們只需要集中精力實(shí)現(xiàn)必要的功能。為建立完整的測(cè)試系統(tǒng)，我們選用ADI 公司的最新RF-DAC 評(píng)估板（AD9129 和AD9739a）和賽靈思ML605 評(píng)估板。ML605 評(píng)估板配套提供Virtex？-6 XC6VLX240T-1FFG1156 FPGA 器件，其包括快速切換I/O （ 頻率高達(dá)710 MHz） 和SERDES 單元（ 頻率高達(dá)5 Gbps），用于連接RF DAC。

　　現(xiàn)在，讓我們仔細(xì)看看如何使用賽靈思FPGA、IP 和MATLAB 創(chuàng)建這個(gè)簡(jiǎn)單而又功能強(qiáng)大的測(cè)試平臺(tái)。

　　系統(tǒng)級(jí)要求與設(shè)計(jì)

　　該評(píng)估平臺(tái)的主要目的是通過(guò)各種用戶(hù)自定義的測(cè)試數(shù)據(jù)序列來(lái)激勵(lì)RF DAC。為此，我們?cè)O(shè)計(jì)了兩個(gè)測(cè)試策略：連續(xù)波（CW）信號(hào)測(cè)試（xDDS）和寬頻帶信號(hào)測(cè)試（xRAM）。

　　多 頻音連續(xù)波（CW）測(cè)試一直是RF 工程師對(duì)RF 元件非線性進(jìn)行特性描述的首選。遵循相同的測(cè)試?yán)砟?，我們?chuàng)建了一個(gè)基于直接數(shù)字綜合器（DDS）的可調(diào)四音邏輯內(nèi)核，實(shí)際上是采用一對(duì)雙音信號(hào)在兩個(gè)獨(dú) 立頻帶上激勵(lì)RF DAC。通過(guò)獨(dú)立調(diào)諧四音，我們可以評(píng)估RF DAC 的線性性能- 即頻域內(nèi)的互調(diào)位置與功率。

　　連續(xù)波（CW）信號(hào)測(cè) 試是一種固有窄帶操作。為進(jìn)一步評(píng)估RF DAC的寬頻帶性能，我們需要通過(guò)并發(fā)多頻、多模信號(hào)（如分別為2.1 GHz 和2.6 GHz 的雙模UMTS 和LTE 信號(hào)）對(duì)其進(jìn)行激發(fā)。為此，我們創(chuàng)建了一個(gè)基于片上BRAM 陣列的數(shù)據(jù)存儲(chǔ)內(nèi)核；該內(nèi)核有兩個(gè)子組，可以為重復(fù)測(cè)試存儲(chǔ)各自的雙頻用戶(hù)數(shù)據(jù)。