通過對(duì)常用Turbo編碼原理的研究分析，提出了一種簡(jiǎn)單有效的Turbo編碼實(shí)現(xiàn)方案，該方案已經(jīng)在TMS320C64× DSP中實(shí)現(xiàn)。將Turbo編碼程序在CCS3.3中運(yùn)行，驗(yàn)證了方案的可行性、高效性。該方案已應(yīng)用于LTE-TDD無(wú)線綜合測(cè)試儀表的開發(fā)中。
　　信道編碼是消除或降低信息傳輸錯(cuò)誤概率的有效手段之一。根據(jù)Shannon有噪信道編碼定理，在信道傳輸速率R不超過信道容量C的前提下，只有在碼組長(zhǎng)度無(wú)限的碼集合中隨機(jī)地選擇編碼碼字并且在接收端采用最大似然譯碼算法時(shí)，才能使誤碼率接近為零。Turbo編碼［1］巧妙地將卷積碼和隨機(jī)交織器結(jié)合在一起，獲得了接近Shannon理論極限的譯碼性能。
　　Turbo碼又稱并行級(jí)聯(lián)卷積碼PCCC（Parallel Concatenated Convolutional Code），它將卷積碼和隨機(jī)交織器結(jié)合，實(shí)現(xiàn)了隨機(jī)編碼的思想，在實(shí)現(xiàn)隨機(jī)編碼思想的同時(shí)，通過交織器實(shí)現(xiàn)了由短碼構(gòu)造長(zhǎng)碼的方法。Turbo碼由分量碼經(jīng)由交織器級(jí)聯(lián)而成。分量碼和交織器設(shè)計(jì)的好壞是決定Turbo碼性能的關(guān)鍵因素。Turbo碼的提出，不僅提供了一個(gè)性能優(yōu)越的編碼方法，還更新了編碼理論研究中的一些概念和方法。由于Turbo碼具有接近Shannon理論極限的性能［2］，尤其是低信噪比下的優(yōu)異性能，使Turbo碼成為第三代移動(dòng)通信高質(zhì)量、高速率信道中的首選編碼方法。
　　1 LTE系統(tǒng)中的Turbo編碼
　　LTE作為準(zhǔn)4 G技術(shù)，以正交頻分復(fù)用OFDM和多輸入多輸出MIMO技術(shù)為基礎(chǔ)，下行采用正交頻分多址（OFDM）技術(shù)，上行采用單載波頻分多址（SC-FDMA）技術(shù)，在20 MHz頻譜帶寬下能夠提供下行100 Mb/s與上行50 Mb/s的峰值速率。
　　在LTE系統(tǒng)中，Turbo編碼主要應(yīng)用于上行共享信道、下行共享信道、尋呼信道和多播信道的信道編碼［3］處理。由MAC層傳來(lái)的數(shù)據(jù)和控制信息比特流經(jīng)過添加CRC以及碼塊分割后進(jìn)入編碼單元，編碼完成后進(jìn)行速率匹配［3-4］。
　　0。為了讓編碼器從0狀態(tài)開始且編碼之后回到0狀態(tài)，編碼后的輸出比特?cái)?shù)為D=K+4，最后的4個(gè)比特被稱為柵格停止尾比特。Turbo編碼器結(jié)構(gòu)如圖1 所示。
　　
　　2 Turbo編碼算法分析
　　Turbo編碼原理相對(duì)簡(jiǎn)單，主要由兩個(gè)子編碼器和內(nèi)交織器組成。每次輸入一個(gè)碼塊數(shù)據(jù)流，兩個(gè)子編碼器結(jié)構(gòu)一樣，可以并行處理，其中輸入在進(jìn)入第二個(gè)編碼器之前要先進(jìn)入一個(gè)交織單元，經(jīng)交織后作為輸入比特序列，然后進(jìn)入第二個(gè)編碼器處理［2］。輸出三路數(shù)據(jù)，分別為信息比特流、校驗(yàn)比特流1、校驗(yàn)比特流2。本文提出采用查表法來(lái)實(shí)現(xiàn)Turbo編碼的算法。
　　具體算法描述如下：
　?。?）碼塊分割完后可能出現(xiàn)不同碼塊大?。↘+，K-），算法采用每個(gè)碼塊單獨(dú)處理。所以需要定義一個(gè)標(biāo)識(shí)來(lái)查表當(dāng)前碼塊需要交織時(shí)的參數(shù)。
　?。?）Turbo編碼時(shí)有反饋的影響，即每個(gè)輸入比特與反饋值做了“異或”后才能作為移位寄存器的下一個(gè)狀態(tài)，故在實(shí)際DSP實(shí)現(xiàn)過程中使用了逐位比特處理的方式。
　　（3）由于Turbo編碼器上下兩部分處理方法一樣，所以在處理上半部分編碼器時(shí)同時(shí)并行處理下半部分，而下半部分輸入是經(jīng)過交織之后的輸出比特序列。
　　（4）根據(jù)不同的f1和f2可以有不同的結(jié)果。f1和f2一共有188種配對(duì)，規(guī)律性低，本文只能采用一比特一比特按照公式計(jì)算出對(duì)應(yīng)位置，然后進(jìn)行交織。
　?。?）采用查表的方式，每輸入一個(gè)比特加上現(xiàn)在寄存器里面的3個(gè)比特作為一個(gè)狀態(tài)（一共4個(gè)比特16種狀態(tài)，輸入比特作為最低位），可以查出一個(gè)輸出比特和下一個(gè)寄存器狀態(tài)。
　?。?）在尾比特的處理上，每一路的最后3位尾比特與輸入無(wú)關(guān)，只與現(xiàn)在寄存器的狀態(tài)有關(guān)（3 bit 一共8種狀態(tài)）。本文全部列出了8種狀態(tài)下可能出現(xiàn)的結(jié)果。在DSP實(shí)現(xiàn)功能時(shí)直接判斷現(xiàn)在的寄存器處于哪種狀態(tài)，然后利用查表可以得出3個(gè)尾比特。
　?。?）最后對(duì)四路輸出的尾比特（3×4=12 bit）按標(biāo)準(zhǔn)做一個(gè)賦值處理，然后移位接到之前的比特序列中去就可以得到最終的三路輸出比特序列。
　　3 Turbo編碼算法的DSP實(shí)現(xiàn)
　　3.1 硬件
　　TMS320C6000系列DSP是TI公司推向市場(chǎng)的高性能DSP，綜合了目前性價(jià)比高、功耗低等優(yōu)點(diǎn)。TMS320C64系列在TMS320C6000×DSP芯片中處于領(lǐng)先水平，它不但提高了時(shí)鐘頻率，而且在體系結(jié)構(gòu)上采用了VelociTI 甚長(zhǎng)指令集VLIW（Very Long Instruction Word）結(jié)構(gòu)［5］，芯片內(nèi)有8個(gè)獨(dú)立功能單元的內(nèi)核，每個(gè)周期可以并行執(zhí)行8條32 bit指令，最大峰值速度為4 800 MIPS，2組共64個(gè)32 bit通用寄存器，32 bit尋址范圍，支持8/16/32/40 bit的數(shù)據(jù)訪問，芯片內(nèi)集成大容量SRAM，最大可達(dá)8 Mbit。由于其出色的運(yùn)算能力、高效的指令集、大范圍的尋址能力，使其特別適用于無(wú)線基站、測(cè)試儀表等對(duì)運(yùn)算能力和存儲(chǔ)量要求高的應(yīng)用場(chǎng)合。