該文件描述了多通道緩沖串行端口（MCBSP）的263X/28 23 X設(shè)備。

　　這個(gè)設(shè)備提供多達(dá)兩個(gè)高速多通道緩沖串行端口（McBSP），允許直接接口編解碼器和系統(tǒng)中的其他設(shè)備。MCBSP由一個(gè)數(shù)據(jù)流路徑和一個(gè)由六個(gè)引腳連接到外部設(shè)備的控制路徑組成，如圖1-1所示。

　　數(shù)據(jù)通過(guò)數(shù)據(jù)發(fā)送（DX）管腳用于發(fā)送，并通過(guò)數(shù)據(jù)接收（DR）管腳用于接收，被傳送到與McBSP接口的設(shè)備。時(shí)鐘和幀同步形式的控制信息通過(guò)以下管腳進(jìn)行通信：CLKX（發(fā)送時(shí)鐘）、CLKR（接收時(shí)鐘）、FSX（發(fā)送幀同步）和FSR（接收幀同步）。

　　CPU和DMA控制器通過(guò)可經(jīng)由內(nèi)部外圍總線訪問(wèn)的16位寬的寄存器與McBSP通信。CPU或DMA控制器將要發(fā)送的數(shù)據(jù)寫(xiě)入數(shù)據(jù)發(fā)送寄存器（DXR1，DXR2）。寫(xiě)入DXR的數(shù)據(jù)通過(guò)發(fā)送移位寄存器（XSR1，XSR2）被移位到DX。類(lèi)似地，DR管腳上的接收數(shù)據(jù)被移位到接收移位寄存器中。rs（RSR1，RSR2）并復(fù)制到接收緩沖寄存器（RBR1，RBR2）中。然后將RBR的內(nèi)容復(fù)制到DRR，DRR可以由CPU或DMA控制器讀取。這允許同時(shí)進(jìn)行內(nèi)部和外部數(shù)據(jù)通信。

　　如果串行字長(zhǎng)是8位、12位或16位，則不使用DRR2、RBR2、RSR2、DXR2和XSR2（寫(xiě)入、讀取或移位）。對(duì)于較大的字長(zhǎng)，這些寄存器需要保持最重要的位。

　　幀和時(shí)鐘環(huán)回是在芯片級(jí)上實(shí)現(xiàn)的，以使CLKX和FSX能夠驅(qū)動(dòng)CKR和FSR。如果啟用回環(huán)，則CLKR和FSR從CLKX和FSX焊盤(pán)獲得它們的信號(hào)；而不是CLKR和FSR引腳。