在工藝開發(fā)的早期階段預測和提高良率是在測試掩模上創(chuàng)建測試宏的主要原因之一。在早期工藝開發(fā)階段發(fā)現(xiàn)潛在故障，使得設計團隊能夠實施上游糾正措施和／或工藝變更，從而減少生產(chǎn)中達到期望制造良率所需的時間。

　　通常有三類缺陷會降低晶圓良率。第一類包括隨機缺陷，發(fā)生的原因是不同處理室中存在污染粒子。導電粒子可以使兩條或更多相鄰導線短路，或建立漏電路徑。非導電粒子或空隙可以使導線或過孔開路，或建立高阻性路徑。圖 1 顯示了這兩種隨機缺陷的掃描電子顯微鏡 （SEM） 圖像。

　　第二類包括系統(tǒng)缺陷，發(fā)生原因是物理版圖架構不理想，或非最優(yōu)化的光學處理方法和／或設備的影響。系統(tǒng)缺陷通常是良率減損的最大原因 。此類缺陷可以通過設計和工藝協(xié)同優(yōu)化 （DTCO） 來消除。第三類包括參數(shù)缺陷，例如摻雜工藝缺乏均勻性（這可能影響器件可靠性），但本文不涉及此類缺陷。

　　對于新的工藝節(jié)點，常規(guī)良率提升技巧依賴于使用來自先前工藝節(jié)點的設計作為起點，以識別用于創(chuàng)建實驗設計 （DoE） 的圖形，但如果新設計工藝在先前的節(jié)點中不存在，那么將難以應用這些技巧。人類設計師的經(jīng)驗不適用，因為先前的設計中沒有出現(xiàn)類似的問題。先前沒有測試數(shù)據(jù)可供設計人員從中獲取反饋，以創(chuàng)建新的測試結構，或確定能夠更快提高良率的工藝或設計風格優(yōu)化措施。

　　一種新方法有望緩解這些擔憂。利用創(chuàng)新技術，設計團隊可以生成額外的宏以添加到測試結構中，而無需依賴過去的設計提供輸入。相反，這些宏基于單元圖形的生成和隨機放置，這些單元圖形可以構建更有意義的更大圖形?？梢哉{(diào)整控制這些單元圖形間關系的規(guī)范，以生成看起來像真實設計的版圖剪輯。然后，DoE 實驗中可以使用這些版圖剪輯來預測良率，并確定有助于提高良率的潛在設計和工藝優(yōu)化措施。通過使用這種新的版圖模式生成器 （LSG） 流程，設計人員可以顯著減少采用新設計技術的設計達到期望的良率所需的時間。