ATtiny25/45/85是基于AVR增強(qiáng)RISC架構(gòu)的低功耗CMOS 8位微控制器。通過在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行強(qiáng)大的指令，ATtiny25/45/85的吞吐量接近每兆赫1 MIPS，使系統(tǒng)設(shè)計(jì)者能夠優(yōu)化功耗與處理速度的關(guān)系。

　　AVR核結(jié)合了豐富的指令集和32個(gè)通用工作寄存器。所有32個(gè)寄存器都直接連接到算術(shù)邏輯單元（ALU），允許在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行的一條指令中訪問兩個(gè)獨(dú)立的寄存器。所得到的體系結(jié)構(gòu)比傳統(tǒng)的CISC微控制器在實(shí)現(xiàn)高達(dá)10倍的吞吐量的同時(shí)，具有更高的代碼效率。ATtiny25/45/85具有以下特點(diǎn)：2/4/8K字節(jié)的系統(tǒng)內(nèi)可編程閃存、128/256/512字節(jié)的EEPROM、128/256/256字節(jié)的SRAM、6條通用I/O線、32個(gè)通用工作寄存器、一個(gè)帶比較模式的8位定時(shí)器/計(jì)數(shù)器、一個(gè)8位高速定時(shí)器/計(jì)數(shù)器、通用串行接口、內(nèi)部以及外部中斷、4通道10位ADC、帶內(nèi)部振蕩器的可編程看門狗定時(shí)器和三種軟件可選節(jié)能模式?？臻e模式使CPU停止，同時(shí)允許SRAM、定時(shí)器/計(jì)數(shù)器、ADC、模擬比較器和中斷系統(tǒng)繼續(xù)工作。斷電模式保存寄存器內(nèi)容，在下一次中斷或硬件復(fù)位之前禁用所有芯片功能。ADC降噪模式停止CPU和除ADC以外的所有I/O模塊，以最小化ADC轉(zhuǎn)換期間的開關(guān)噪聲。該設(shè)備是使用Atmel的高密度非易失性存儲(chǔ)器技術(shù)制造的。片上ISP閃存允許通過SPI串行接口、常規(guī)非易失性存儲(chǔ)器編程器或AVR內(nèi)核上運(yùn)行的片上引導(dǎo)代碼在系統(tǒng)中重新編程程序存儲(chǔ)器。ATtiny25/45/85 AVR支持全套程序和系統(tǒng)開發(fā)工具，包括：C編譯器、宏匯編程序、程序調(diào)試器/模擬器和評估工具包。