摘要 以ACEX1K50為例，介紹FPGA在Intel XScale PXA270微處理器系統(tǒng)上的應用。通過內(nèi)存映射機制實現(xiàn)ACEX1K50在Linux下的設備驅(qū)動；通過用戶應用程序?qū)崿F(xiàn)對ACEX1K50設備的操作，為FPGA在嵌入式領(lǐng)域的應用提供一種方法。
　　關(guān)鍵詞 XScale PXA270 FPGA Linux 驅(qū)動
　　引言
　　Intel公司推出的XScale采用ARM V5TE結(jié)構(gòu)，是Strong ARM的升級換代產(chǎn)品。XScale PXA270處理器最高主頻可達624 MHz，加入了Wireless MMX、Intel SpeedStep等新技術(shù)，以其高性能、低功耗、多功能等特點在信息家電、工業(yè)控制等領(lǐng)域得到了廣泛的應用。在嵌入式控制中，“微處理器+FPGA”是一種常用的解決方案。FPGA（現(xiàn)場可編程門陣列）有編程方便、集成度高、速度快等特點，電子設計人員可以通過硬件編程的方法來實現(xiàn)FPGA芯片各種功能的開發(fā)。在我們的一個數(shù)控平臺的研究項目中，采用XScale PXA270作為主CPU，并對其進行FPGA擴展，使其具有插補、電機驅(qū)動、信號處理、I/O口擴展的功能。Linux以其內(nèi)核精練、高效，源代碼開放且免費等優(yōu)勢，在嵌入式領(lǐng)域得到了廣泛的應用。下面以Intel XScale PXA270上的Altera FLEX/ACEX的應用為例，詳細介紹Linux下FPGA設備驅(qū)動的實現(xiàn)。
　　1 Altera FLEX/ACEX芯片結(jié)構(gòu)
　　Altera FLEX/ACEX芯片是基于查找表LUT（LookUpTable）原理而實現(xiàn)的。LUT本質(zhì)上就是一個RAM。目前FPGA中多使用4輸入的 LUT，所以每個LUT可以看成一個有4位地址線的16×1的RAM。當用戶通過原理圖或HDL語言描述一個邏輯電路以后，F(xiàn)PGA開發(fā)軟件會自動計算邏輯電路的所有可能的結(jié)果，并把結(jié)果事先寫入RAM。這樣，每輸入一個信號進行邏輯運算就等于輸入一個地址進行查表，找出地址對應的內(nèi)容，然后輸出即可。由于LUT主要適合SRAM工藝生產(chǎn)，所以目前大部分FPGA都是基于SRAM工藝的，而SRAM工藝的芯片在掉電后信息就會丟失，一定要外加1片專用配置芯片（本實驗電路使用Altera EPC2LC20）。在上電時，由這個專用配置芯片把數(shù)據(jù)加載到FPGA中，然后FPGA即可正常工作。由于配置時間很短，因此不會影響系統(tǒng)正常工作。在使用ACEX1K50之前，應對其進行設計編程，實現(xiàn)相應寄存器及I/O口的功能。有關(guān)FPGA的詳細內(nèi)容請參閱相關(guān)資料。
　　2 Intel XScale PXA270處理器的系統(tǒng)存儲器接口
　　PXA270處理器的可編程靜態(tài)存儲體系結(jié)構(gòu)如圖1所示。
　　
　　圖1 PXA270靜態(tài)存儲體系結(jié)構(gòu)
　　在系統(tǒng)上， ACEX1K50位于nCS《2》上，物理地址0x8000000～0x8001000共4K的靜態(tài)地址空間。圖2表示了Intel XScale PXA270與ACEX1K50的硬件連接關(guān)系。