I/O性能極限

　　輸入/輸出（I/O）在計(jì)算機(jī)和工業(yè)應(yīng)用中一直扮演著關(guān)鍵角色。但是，隨著信號(hào)處理越來(lái)越復(fù)雜， I/O通信會(huì)變得不可靠。在早期的并行I/O總線中，接口的數(shù)據(jù)對(duì)齊問(wèn)題影響著與外部設(shè)備的有效通信。并且，隨著更高的傳輸速度在數(shù)字設(shè)計(jì)中日漸普及，對(duì)信號(hào)延遲的管理也變得困難重重。

　　針對(duì)I/O的數(shù)字設(shè)計(jì)解決方案

　　數(shù)字電路設(shè)計(jì)者采用了一系列方法來(lái)提高信號(hào)速度和消除I/O問(wèn)題。例如，采用差分信號(hào)處理來(lái)提高芯片間的通信速度。信號(hào)同步、源同步和自同步之類的設(shè)計(jì)方法改善了內(nèi)部IC（集成電路）通信，在滿足計(jì)算機(jī)行業(yè)所需速度的前提下，提供了可靠的輸入/輸出。

　　千兆位級(jí)串行技術(shù)介紹

　　圖1-1為典型的數(shù)字信號(hào)。

　　晶體管-晶體管邏輯電路（TTL）曾是首選的設(shè)計(jì)方法。分立的邏輯門芯片可以相互通信從而組成更大規(guī)模的電路，這些更大規(guī)模的電路后來(lái)又集成為復(fù)雜的芯片，例如多比特寄存器和計(jì)數(shù)器。多年來(lái)，并行通信一直是印刷電路板（PCB）所采用的主要通信方法。但對(duì)于外部通信而言，數(shù)據(jù)對(duì)齊問(wèn)題太難解決。因此，串行端口成為了設(shè)備盒到設(shè)備盒之間通信的主要方法，這一點(diǎn)在早期的計(jì)算機(jī)串行打印機(jī)端口中得到了證實(shí)。

　　數(shù)據(jù)對(duì)齊問(wèn)題最終得以解決。隨著并行技術(shù)的發(fā)展，高速并行打印機(jī)端口激增。這些并行端口技術(shù)包括工業(yè)標(biāo)準(zhǔn)架構(gòu)（ISA）、擴(kuò)展工業(yè)標(biāo)準(zhǔn)架構(gòu)（EISA）和小型計(jì)算機(jī)系統(tǒng)接口（SCSI）、外圍部件互聯(lián)（PCI）以及更小的個(gè)人電腦存儲(chǔ)器卡行業(yè)協(xié)會(huì)（PCMCIA）標(biāo)準(zhǔn)。

　　串行技術(shù)繼續(xù)與并行技術(shù)共存。以太網(wǎng)和令牌環(huán)在許多應(yīng)用中占主導(dǎo)地位。最終，以太網(wǎng)在使用五類線（Cat5）的應(yīng)用中取代了令牌環(huán)。

　　并行技術(shù)竭力適應(yīng)新的接口需求。隨著對(duì)特殊信令越來(lái)越多的需求，PCI 33之類的標(biāo)準(zhǔn)也發(fā)展成PCI 66。目前，低擺幅標(biāo)準(zhǔn)（如高速晶體管邏輯（HSTL））試圖支持并行技術(shù)。同時(shí)，以太網(wǎng)速率從10Mb/s提高到100Mb/s，進(jìn)而達(dá)到1000Mb/s。這類速度使得以太網(wǎng)非常適于應(yīng)用在桌上型電腦中。

　　這時(shí)，分?jǐn)?shù)相位檢測(cè)器（fractional phase detector）面世了。這項(xiàng)技術(shù)將串行接口速度提高到了千兆位級(jí)的范圍。串行技術(shù)被證明是快速而功能強(qiáng)大的，可作為背板技術(shù)采用。隨著串行引腳數(shù)和同步開(kāi)關(guān)輸出（SSO）的提高，千兆位級(jí)串行技術(shù)在PCB中獲得了主導(dǎo)地位，取代了并行技術(shù)。

　　基本I/O概念

　　單端I/O成為標(biāo)準(zhǔn)已有數(shù)年光景。單端系統(tǒng)中，2個(gè)IC間僅用單一的信號(hào)連接。該信號(hào)與指定的電壓范圍（TTL CMOS ［互補(bǔ)金屬氧化物半導(dǎo)體］）或參考電壓（HSTL）進(jìn)行比較。這些方法的指標(biāo)示例如圖1-3所示。