學(xué)習(xí)FPGA我主要經(jīng)歷了這么幾個階段：

　?、佟?a target='_blank' class='arckwlink_none'>Verilog語言的學(xué)習(xí)，熟悉Verilog語言的各種語法。

　?、?、FPGA的學(xué)習(xí)，熟悉QuartusII軟件的各種功能，各種邏輯算法設(shè)計，接口模塊（RS232，LCD，VGA，SPI，I2c等）的設(shè)計，時序分析，硬件優(yōu)化等，自己開始設(shè)計簡單的FPGA板子。

　?、?、NiosII的學(xué)習(xí)，熟悉NiosII的開發(fā)流程，熟悉開發(fā)軟件（SOPC，NiosII IDE），了解NiosII的基本結(jié)構(gòu)，設(shè)計NiosII開發(fā)板，編寫NiosII C語言程序，調(diào)試板子各模塊功能。

　　先來說說第一個階段，現(xiàn)在主要的硬件描述語言有VHDL，Verilog兩種，在本科時老師一般教VHDL，不過現(xiàn)在

　　Verilog用的人越來越多，其更容易上手（與C語言語法比較類似），也更靈活，現(xiàn)在的IC設(shè)計基本都用Verilog。像systemC，systemVerilog之類的應(yīng)該還在萌芽階段，

　　以后可能會有較大發(fā)展。鑒于以上原因我選擇了Verilog作為我學(xué)習(xí)的硬件描述語言。

　　其實(shí)有C語言的基礎(chǔ)，學(xué)起Verilog的語言很簡單，關(guān)鍵要有并行的概念，所有的module，assign，always都是并行的，這一點(diǎn)與軟件語言有明顯不同。

?