7系列FPGA GTP收發(fā)器的可定制Logicore?IP Chipscope?Pro集成誤碼率測(cè)試（IBert）內(nèi)核用于評(píng)估和監(jiān)控GTP收發(fā)器。該核心包括在FPGA邏輯中實(shí)現(xiàn)的模式生成器和校驗(yàn)器，以及對(duì)端口的訪問(wèn)和GTP收發(fā)器的動(dòng)態(tài)重新配置端口屬性。還包括通信邏輯，允許通過(guò)JTAG對(duì)設(shè)計(jì)進(jìn)行運(yùn)行時(shí)訪問(wèn)。根據(jù)客戶配置和本文檔中的描述，此核心可以用作獨(dú)立的或開放的設(shè)計(jì)。

　　特征

　　?在Chipscope Pro分析儀軟件和Ibert核心之間提供通信路徑

　　?提供用戶可選擇數(shù)量的7系列FPGA GTP收發(fā)器

　　?收發(fā)器可根據(jù)需要的線速率、參考時(shí)鐘速率、參考時(shí)鐘源和數(shù)據(jù)路徑寬度進(jìn)行定制。

　　?需要一個(gè)系統(tǒng)時(shí)鐘，該時(shí)鐘可以來(lái)自一個(gè)PIN或一個(gè)啟用的GTP收發(fā)器。

　　Ibert核心設(shè)計(jì)用于需要驗(yàn)證或評(píng)估7系列FPGA GTP收發(fā)器的任何應(yīng)用。

　　Ibert核心為7系列FPGA GTP收發(fā)器提供了一個(gè)廣泛的物理介質(zhì)附件（PMA）評(píng)估和演示平臺(tái)。可參數(shù)化地使用不同的GTP收發(fā)器和時(shí)鐘拓?fù)浣Y(jié)構(gòu)，ibert核心也可以定制為使用不同的線路速率、參考時(shí)鐘速率和邏輯寬度。所需的每個(gè)GTP收發(fā)器都包含數(shù)據(jù)模式生成器和校驗(yàn)器，提供各種不同的偽隨機(jī)二進(jìn)制序列（PRB）和要通過(guò)信道發(fā)送的時(shí)鐘模式。此外，可以通過(guò)與GTP收發(fā)器的DRP端口通信的邏輯訪問(wèn)GTP收發(fā)器的配置和調(diào)整，以更改屬性設(shè)置，以及控制端口上的值的寄存器。在運(yùn)行時(shí)，Chipscope Analyzer工具通過(guò)JTAG，使用作為Ibert核心一部分的xilinx電纜和專有邏輯與Ibert核心進(jìn)行通信。