電荷耦合器件CCD是一種圖像傳感器，作為CCD工業(yè)相機的核心部件，被廣泛應(yīng)用于非接觸測量。許多的光學(xué)實驗都需要使用到CCD工業(yè)相機，結(jié)合實際應(yīng)用，我們提出了兩個問題，分別是能否使用普通CCD芯片設(shè)計出高幀頻的成像系統(tǒng)，以及能否實現(xiàn)兩個CCD相機的同步采集。CCD工業(yè)相機的關(guān)鍵技術(shù)在于CCD驅(qū)動傳輸電路的設(shè)計，為了在實踐中解決這兩個問題，本文對CCD芯片的驅(qū)動脈沖和時序關(guān)系進行了詳細的分析，設(shè)計出了基于FPGA的CCD驅(qū)動傳輸電路。

　　驅(qū)動CCD芯片的方法有很多，主要可以通過數(shù)字電路、單片機、專用IC、DSP、可編程邏輯器件對其進行驅(qū)動。采用數(shù)字電路驅(qū)動，調(diào)試難度大，不適合應(yīng)用于大面陣CCD。單片機雖然靈活性好，但驅(qū)動頻率較低，不能滿足本設(shè)計中驅(qū)動頻率較高的CCD芯片的需求。專用IC芯片雖然集成度高、調(diào)試方便，但靈活性不好，也不利于后端傳輸電路的設(shè)計。DSP主要偏重于大量的數(shù)字信號處理，成本高，而本設(shè)計則偏重于邏輯時序設(shè)計，數(shù)字信號處理不多。雖然可編程邏輯器件開發(fā)難度大，但可以在線編程，程序易于修改，系統(tǒng)集成度高，驅(qū)動頻率高，是最符合本設(shè)計需求的?？删幊踢壿嬈骷饕?a href='http://www.www27dydycom.cn/tags/cpld/' target='_blank' class='arckwlink_none'>CPLD和FPGA，CPLD更適合完成各種算法和組合邏輯，F(xiàn)PGA更適合完成時序邏輯。而且相比于CPLD，F(xiàn)PGA的規(guī)模更大，功能也更強，在數(shù)據(jù)轉(zhuǎn)移和存儲方面更有優(yōu)勢，有利于后端的數(shù)據(jù)采集及傳輸，為以后系統(tǒng)的升級提供了更有利的空間。因此，本設(shè)計采用FPGA作為整個系統(tǒng)的控制中心。由于Altera公司的CycloneⅡ系列芯片主要應(yīng)用于邏輯設(shè)計和簡單的數(shù)字信號處理，是一類中性能、低成本的芯片，并從本設(shè)計中所需I/O口數(shù)量和邏輯單元數(shù)量來考慮，最終選擇該系列的EP2C8Q208C8芯片。

　　本文以解決上述兩個問題為前提，用FPGA作為控制中心，設(shè)計出了面陣CCD驅(qū)動傳輸電路，包括前端的CCD驅(qū)動電路和后端的數(shù)據(jù)采集、存儲和傳輸電路，后端由A/D轉(zhuǎn)換模塊、SDRAM緩存模塊和USB接口模塊組成。本文的CCD芯片采用的是SONY公司的面陣黑白CCD圖像傳感器ICX205AL，A/D轉(zhuǎn)換芯片采用的是美國ADI公司的面向CCD的低功耗單通道模擬信號處理器AD9824，SDRAM芯片采用的是Hynix公司的容量為128Mbit的存儲器HY57V281620ETP-H，USB接口芯片采用的是Cypress公司的支持USB2.0協(xié)議的芯片CY7C68013A。在QuartusⅡ開發(fā)平臺上，使用Verilog硬件描述語言對各時序電路進行硬件描述。本文主要完成了前端CCD驅(qū)動時序電路的設(shè)計，完成了后端A/D轉(zhuǎn)換電路的時序設(shè)計、緩存器SDRAM的讀寫時序設(shè)計、USB與FPGA通信的時序設(shè)計以及USB的固件程序設(shè)計，并完成了整個系統(tǒng)的PCB設(shè)計。仿真和實際測試結(jié)果表明，所有的時序信號均滿足設(shè)計要求。

　　經(jīng)過研究發(fā)現(xiàn)，可以通過超頻技術(shù)來提高幀轉(zhuǎn)移頻率，從而提升成像系統(tǒng)的速度;以及可以通過改變CCD的驅(qū)動時序來提高系統(tǒng)的成像速度。但是，對于可超頻的范圍還需要進一步通過實際測試才能獲知。如何實現(xiàn)兩個CCD相機的同步采集還需要作進一步的研究。