從CPU的總體結(jié)構(gòu)到局部功能的實(shí)現(xiàn)采用了自頂向下的設(shè)計(jì)方法和模塊化的設(shè)計(jì)思想， 利用Xilinx 公司的Spartan II 系列FPGA， 設(shè)計(jì)實(shí)現(xiàn)了八位CPU軟核。在FPGA 內(nèi)部不僅實(shí)現(xiàn)了CPU必需的算術(shù)邏輯器、寄存器堆、指令緩沖、跳轉(zhuǎn)計(jì)數(shù)、指令集，而且針對(duì)FPGA內(nèi)部的結(jié)構(gòu)特點(diǎn)對(duì)設(shè)計(jì)進(jìn)行了地址和數(shù)據(jù)的優(yōu)化。

　　隨著數(shù)字通信和工業(yè)控制領(lǐng)域的高速發(fā)展， 要求專用集成電路（ ASIC） 的功能越來越強(qiáng)， 功耗越來越低， 生產(chǎn)周期越來越短， 這些都對(duì)芯片設(shè)計(jì)提出了巨大的挑戰(zhàn)， 傳統(tǒng)的芯片設(shè)計(jì)方法已經(jīng)不能適應(yīng)復(fù)雜的應(yīng)用需求了。SoC（ System on a Chip） 以其高集成度，低功耗等優(yōu)點(diǎn)越來越受歡迎。開發(fā)人員不必從單個(gè)邏輯門開始去設(shè)計(jì)ASIC，而是應(yīng)用己有IC 芯片的功能模塊，稱為核（ core ），或知識(shí)產(chǎn)權(quán)（ IP ）宏單元進(jìn)行快速設(shè)計(jì)，效率大為提高。CPU 的IP 核是SoC 技術(shù)的核心， 開發(fā)出具有自主知識(shí)產(chǎn)權(quán)的CPU IP 核對(duì)我國在電子技術(shù)方面跟上世界先進(jìn)的步伐， 提高信息產(chǎn)業(yè)在世界上的核心竟?fàn)幜τ兄卮笠饬x。

　　精簡指令集計(jì)算機(jī)RISC（ Reduced Instruction Set Computer）是針對(duì)復(fù)雜指令集計(jì)算機(jī)CISC（ Complex Instruction Set Computer） 提出的， 具備如下特征1） 一個(gè)有限的簡單的指令集； 2）強(qiáng)調(diào)寄存器的使用或CPU配備大量的能用的寄存器；3）強(qiáng)調(diào)對(duì)指令流水線的使用。