Verilog HDL作為一種規(guī)范的硬件描述語言，被廣泛應(yīng)用于電路的設(shè)計中。它的設(shè)計描述可被不同的工具所支持，可用不同器件來實現(xiàn)。利用Verilog HDL語言自頂向下的設(shè)計方法設(shè)計交通燈控制系統(tǒng)，使其實現(xiàn)道路交通的正常運轉(zhuǎn)，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點，并通過Quartus2完成綜合、仿真。此程序通過下載到DE2開發(fā)板后，可應(yīng)用于實際的交通燈控制系統(tǒng)中。

　　Verilog HDL是一種硬件描述語言（HDL:Hardware Description Language），以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發(fā)出來的。前者由Gateway Design Automation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標準。

　　Quartus II 是Altera公司的綜合性PLD/FPGA開發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置的完整PLD設(shè)計流程。Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計流程外，提供了完善的用戶圖形界面設(shè)計方式。具有運行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點。 　　Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計的復(fù)雜性、加快了設(shè)計速度。對第三方EDA工具的良好支持也使用戶可以在設(shè)計流程的各個階段使用熟悉的第三方EDA工具。 此外，Quartus II 通過和DSP Builder工具與Matlab/Simulink相結(jié)合，可以方便地實現(xiàn)各種DSP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開發(fā)，集系統(tǒng)級設(shè)計、嵌入式軟件開發(fā)、可編程邏輯設(shè)計于一體，是一種綜合性的開發(fā)平臺。

　　二、任務(wù)功能

　　交通燈設(shè)計

　　基本要求：（1）設(shè)計一個交通紅綠燈。要求分主干道和支干道，每條道上安裝紅（主：R，支：r）綠（主：G，支：g）黃（主：Y，支：y）三種顏色燈，由四種狀態(tài)自動循環(huán)構(gòu)成;

　?。?）在交通燈處在不同的狀態(tài)時，設(shè)計一個計時器以倒計時方式顯示計時，主干道上綠燈亮30S，支干道上綠燈亮20S。每個干道上，在綠燈轉(zhuǎn)為紅燈時，要求黃燈先亮5S。

　　在完成基本要求的基礎(chǔ)上，可進一步增加功能、提高性能，如綠燈亮的時間可調(diào)。

　　三．設(shè)計方案論證

　　1.工作原理：

　　城市十字交叉路口紅綠燈控制系統(tǒng)主要負責控制主干道走向和從干道走向的紅綠燈的狀態(tài)和轉(zhuǎn)換順序，關(guān)鍵是各個狀態(tài)之間的轉(zhuǎn)換和進行適當?shù)臅r間延時，正是基于以上考慮，采用如下設(shè)計：

　　S0：當主干道走向的綠燈亮?xí)r，從干道走向的紅燈亮，并保持30s

　　S1：當主干道走向的黃燈亮?xí)r，從干道走向的黃燈亮，并保持5s

　　S2：當主干道走向的紅燈亮?xí)r，從干道走向的綠燈亮，并保持20s

　　S3：當主干道走向的黃燈亮?xí)r，從干道走向的黃燈亮，并保持5s

　　在S3結(jié)束后又回到（1）狀態(tài)，并周期重復(fù)進行。