LatticeECP3 （經(jīng)濟(jì)型加第三代）FPGA設(shè)備系列經(jīng)過優(yōu)化，以在經(jīng)濟(jì)的FPGA結(jié)構(gòu)中提供高性能功能，如增強(qiáng)的DSP架構(gòu)、高速SERDES和高速源同步接口。這種結(jié)合是通過器件結(jié)構(gòu)的進(jìn)步和65nm技術(shù)的使用而實(shí)現(xiàn)的，使得器件適合大容量、高速、低成本的應(yīng)用。LatticeECP3設(shè)備系列將查找表（LUT）容量擴(kuò)展到149K個(gè)邏輯元件，并支持多達(dá)586個(gè)用戶I/O。LatticeECP3設(shè)備系列還提供多達(dá)320個(gè)18 x 18乘法器和各種并行I/O標(biāo)準(zhǔn)。LatticeECP3 FPGA結(jié)構(gòu)以高性能和低成本為目標(biāo)進(jìn)行了優(yōu)化。LatticeECP3設(shè)備利用可重構(gòu)SRAM邏輯技術(shù)，并提供流行的構(gòu)建塊，如基于LUT的邏輯、分布式和嵌入式內(nèi)存、鎖相環(huán)（PLL）、延遲鎖定環(huán)（DLL）、預(yù)制源同步I/O支持、增強(qiáng)的sysDSP片和高級配置支持包括加密和雙引導(dǎo)功能。在LatticeECP3設(shè)備系列中實(shí)現(xiàn)的預(yù)先設(shè)計(jì)的源同步邏輯支持廣泛的接口標(biāo)準(zhǔn)，包括DDR3、XGMII和7:1 LVDS。LatticeECP3設(shè)備系列還具有高速SERDES和專用PC功能。高抖動(dòng)容限和低傳輸抖動(dòng)允許SERDES plus PCS塊配置為支持一系列流行的數(shù)據(jù)協(xié)議，包括PCI-Express、SMPTE、以太網(wǎng)（XAUI、GbE和SGMII）和CPRI。傳輸預(yù)加重和接收均衡設(shè)置使SERDES適合于通過各種形式的媒體進(jìn)行傳輸和接收。LatticeECP3設(shè)備還提供靈活、可靠和安全的配置選項(xiàng)，例如雙引導(dǎo)功能、位流加密和傳輸字段升級功能。格子鉆石? ispLEVER?設(shè)計(jì)軟件允許使用LatticeECP3 FPGA系列高效地實(shí)現(xiàn)大型復(fù)雜設(shè)計(jì)。LatticeECP3的合成庫支持可用于流行的邏輯合成工具。Diamond和ispLEVER工具使用合成工具輸出以及來自其樓層規(guī)劃工具的約束，在LatticeECP3設(shè)備中放置和布線設(shè)計(jì)。這些工具從路由中提取時(shí)序，并將其反向注釋到設(shè)計(jì)中以進(jìn)行時(shí)序驗(yàn)證。萊迪思為LatticeECP3系列提供了許多預(yù)先設(shè)計(jì)的IP（知識產(chǎn)權(quán)）模塊。通過使用這些可配置的軟核IP作為標(biāo)準(zhǔn)塊，設(shè)計(jì)師可以自由地專注于他們設(shè)計(jì)的獨(dú)特方面，提高他們的生產(chǎn)力