為進(jìn)一步提高編碼效率，在研究菱形算法的基礎(chǔ)上，采用了“十字”形運(yùn)動(dòng)估計(jì)算法，設(shè)計(jì)了硬件電路，并用H‘GA（Field-Pmg隱mmable Gate Amy）實(shí)現(xiàn)了算法．結(jié)合算法的特點(diǎn)，設(shè)計(jì)了整體框架結(jié)構(gòu)，提出了一種高度并行、緊湊流水線的FPGA實(shí)現(xiàn)方案．用Verilog HDL硬件描述語(yǔ)言設(shè)計(jì)了編碼，在QuARTuSⅡ集成開發(fā)環(huán)境下，進(jìn)行了仿真驗(yàn)證，并寫入FPGA芯片，實(shí)現(xiàn)了“十字”形運(yùn)動(dòng)估計(jì)算法．經(jīng)測(cè)試表明：該設(shè)計(jì)方案搜索高效、邏輯簡(jiǎn)潔，對(duì)比全搜索法占用硬件資源較小．可廣泛應(yīng)用到移動(dòng)視頻通信、遠(yuǎn)程無(wú)線監(jiān)控等領(lǐng)域．

　　運(yùn)動(dòng)估計(jì)是視頻壓縮中的關(guān)鍵環(huán)節(jié)，被廣泛應(yīng)用于視頻編碼標(biāo)準(zhǔn)中（如MPEG4）．塊匹配算法是目前應(yīng)用最廣泛的運(yùn)動(dòng)估計(jì)算法．其中全搜索算法精度最高，但計(jì)算過(guò)于復(fù)雜，不宜在實(shí)時(shí)環(huán)境中使用．因此，提出了很多快速算法，如T．Koga等提出的三步法¨3和J．R．Jain等提出的二維對(duì)數(shù)法，由于限制了搜索位的數(shù)目，不利于估計(jì)小的運(yùn)動(dòng)且容易陷入局部最?。又鳵．U等提出的新三步法、L．M．Po等提出的四步法、L．K．uu等提出的梯度下降法等，雖然提高了速度，但邏輯復(fù)雜，不利于硬件實(shí)現(xiàn)．后來(lái)S．zhu等提出的菱形算法‘21，搜索更加高效，但也同樣存在硬件實(shí)現(xiàn)時(shí)邏輯復(fù)雜．筆者通過(guò)改變菱形算法，提出一種有利于硬件實(shí)現(xiàn)的運(yùn)動(dòng)估計(jì)算法，并進(jìn)一步研究采用FPGA實(shí)現(xiàn)的方法．

?