針對(duì)高速率QPSK數(shù)據(jù)傳輸鏈系統(tǒng)，比較分析了數(shù)字中頻接收與零中頻接收的優(yōu)、缺點(diǎn)，并提出了一種基于多相濾波的寬帶中頻正交采樣數(shù)字零中頻接收方案?；?a href='http://www.www27dydycom.cn/soft/data/30-91/' target='_blank' class='arckwlink_none'>FPGA對(duì)此數(shù)字零中頻正交變換方案進(jìn)行了實(shí)現(xiàn)和驗(yàn)證，同時(shí)，對(duì)一種全數(shù)字零中頻QPSK信號(hào)的高速解調(diào)算法及其FPGA硬件實(shí)現(xiàn)進(jìn)行了介紹。

　　隨著現(xiàn)代通信技術(shù)的發(fā)展，對(duì)通信數(shù)據(jù)鏈路的傳輸速率及誤碼率的要求越來(lái)越高，高速率QPSK數(shù)據(jù)傳輸也應(yīng)用在了衛(wèi)星和地面站的饋電鏈路、無(wú)人機(jī)與地面的數(shù)據(jù)傳輸?shù)榷鄠€(gè)領(lǐng)域。對(duì)于高速率QPSK調(diào)制系統(tǒng)，如何選擇較為優(yōu)化的數(shù)字化接收及AD采樣方案并能保證高速解調(diào)和低誤碼率的要求，是需要研究和折衷的。

　　常用的接收機(jī)數(shù)字化方式有兩種：中頻數(shù)字化接收和零中頻數(shù)字化接收。中頻數(shù)字化接收對(duì)中頻信號(hào)進(jìn)行采樣數(shù)字化，之后再進(jìn)行數(shù)字下變頻和數(shù)字解調(diào)，避免了模擬解調(diào)器使用兩個(gè)乘法器引起的同相支路與正交支路幅度和相位不匹配對(duì)解調(diào)性能造成的影響，但其能處理的已調(diào)信號(hào)頻率受ADC采樣速率的限制；零中頻數(shù)字化接收在模擬端將接收信號(hào)轉(zhuǎn)換為I、Q兩路零中頻信號(hào)，之后再進(jìn)行數(shù)字化和零中頻解調(diào)，由于是對(duì)基帶信號(hào)進(jìn)行采樣，ADC的采樣速率可以大大降低，但由于模擬正交本振會(huì)導(dǎo)致I、Q兩路信號(hào)幅度和相位不匹配，而且由于射頻和本振之間的漏載導(dǎo)致混頻器之后產(chǎn)生直流偏置，而采用交流耦合抑制直流分壓的方式不能應(yīng)用于QPSK方式，這都會(huì)導(dǎo)致解調(diào)性能的下降。本文提出了一種基于多相濾波的寬帶中頻正交采樣數(shù)字零中頻接收方案，并介紹了一種全數(shù)字零中頻解調(diào)算法，兼顧了中頻數(shù)字化解調(diào)和零中頻數(shù)字化解調(diào)的優(yōu)點(diǎn)，不會(huì)產(chǎn)生模擬正交本振導(dǎo)致的I、Q信號(hào)幅度和相位不匹配，又可以降低ADC的采樣頻率，而且也降低了數(shù)字處理模塊時(shí)鐘速率，十分適用于高速率QPSK調(diào)制的數(shù)據(jù)接收和解調(diào)。