1　I2C總線概述
　　I2C（Intel－Integrated Circuit）總線是荷蘭的Philips公司于八十年代初推出的一種芯片間串行總線擴展技術。它用兩根線（數(shù)據(jù)線SDA、時鐘線SCL）可完成總線上主機與器件的全雙工同步數(shù)據(jù)傳送，可極方便地構(gòu)成多主機系統(tǒng)和外圍器件擴展系統(tǒng)。I2C總線支持所有NMOS、CMOS、TTL等工藝制造的器件，其上所有的節(jié)點都連到同名的SDA、SCL上。I2C總方法，數(shù)據(jù)傳送都有相同的操作模式，接口電器特性相同且獨立，可在系統(tǒng)供電情況下從系統(tǒng)中移去或增加IC芯片，有I2C接口的外圍器件都有應答能力，讀寫片內(nèi)單元時有地址自動加1功能，易實現(xiàn)多個字節(jié)的自動操作。近年來，國際上有關公司制造了多達幾百種的I2C總線器件，如8051系列單片機8XC752、LCD驅(qū)動器、RAM、I／O接口等芯片都使用了I2C總線接口。隨著數(shù)字技術的發(fā)展，I2C總線控制系統(tǒng)已經(jīng)應用于越來越多的電子產(chǎn)品。
　　2　I2C總線的數(shù)據(jù)傳輸
　　2．1　接口特性
　　I2C總線接口的數(shù)據(jù)線SDA和時鐘線SCL必須經(jīng)過上拉電阻接到正電源VDD上，各個I2C接口電路輸出端必須是漏極開路或集電極開路，以便完成“線與”的功能。I2C的SDA和SCL都是雙向傳輸線，當總線空閑時，此兩線都是“1”（高電平）。由于不同的器件都會接到I2C總線，邏輯的“0”（低）及“1”（高）的信號電平取決于VDD的電壓?？偩€上能連接的最大器件數(shù)取決于其電容容限400PF。
　　2．2　I2C總線上的傳輸時序
　　I2C總線上每傳輸一位數(shù)據(jù)都有一個時鐘脈沖相對應，在標準模式下可達100 kbit／s，高速模式下可達400kbit／s，總線上依據(jù)器件功能不同可建立簡單的主／從關系（master／slave），只有帶CPU的器件才可成主控器。圖1為I2C總線一次完整的數(shù)據(jù)傳輸。SCL為高期間，SDA狀態(tài)必須穩(wěn)定，SCL為低時才允許SDA狀態(tài)變化。SCL保持高電平期間，SDA出現(xiàn)由高至低的轉(zhuǎn)換將啟動I2C總線，出現(xiàn)由低至高的轉(zhuǎn)換將停止數(shù)據(jù)傳輸。起始和終止信號通常由主控器產(chǎn)生。I2C總線的信號時序有嚴格規(guī)定，本應用采用標準模式，SCL低電平周期≥4．7μs，SCL高電平周期≥4．0μs，START和STOP之間的總線空閑時間≥4．7μs。
　　
　　I2C 總線上傳送的每個字節(jié)必須為8位，啟動和停止之間可傳輸?shù)臄?shù)據(jù)字節(jié)數(shù)不受限制。采用串行傳送，首先傳送最高位，每傳送一個字節(jié)后必須跟一個應答位。主控器產(chǎn)生應答所需的時鐘脈沖期間，發(fā)送器必須釋放數(shù)據(jù)線（SDA為高），以便接收器輸出應答位。低電平為應答信號，高電平為非應答信號。非應答信號是當主控器作為接收器時，收到最后一個字節(jié)數(shù)據(jù)后，必須發(fā)送一個非應答信號給被控發(fā)送器，使被控發(fā)送器釋放數(shù)據(jù)線，以便主控器發(fā)停止信號，終止數(shù)據(jù)傳送。當從器件不能再接收字節(jié)時也會出現(xiàn)非應答
　　信號這種情況。
　　I2C總線上的器件一般有兩個地址：受控地址和通用廣播訪問地址，每個器件有唯一的受控地址用于定點通信，而相同的通用廣播訪問地址則用于主控方同時對所有器件進行訪問。如圖1所示，起始信號后主控器發(fā)送的第一個字節(jié)就是被讀器件的受控地址，稱作尋址字節(jié)。尋址字節(jié)由高7位地址和最低1位方向位組成，方向位為“0”表明主控器對被控器的寫操作（W），方向位為 “1”表明對被控器的讀操作（R）。總線上每個器件在起始信號后都把自己的地址與尋址字節(jié)的前7位相比較，如相同則器件被選中，產(chǎn)生應答，并根據(jù)讀寫位決定在數(shù)據(jù)傳送中是接收還是發(fā)送。無論是主發(fā)、主收還是從發(fā)、從收，都是由主器件控制，數(shù)據(jù)傳送完后，主控器都必須發(fā)停止信號。