1.實(shí)驗(yàn)原理

　　加法器是數(shù)字系統(tǒng)中的基本邏輯器件。例如：為了節(jié)省資源，減法器和硬件乘法器都可由加法器來(lái)構(gòu)成。但寬位加法器的設(shè)計(jì)是很耗費(fèi)資源的，因此在實(shí)際的設(shè)計(jì)和相關(guān)系統(tǒng)的開(kāi)發(fā)中需要注意資源的利用率和進(jìn)位速度等兩方面的問(wèn)題。

　　多位加法器的構(gòu)成有兩種方式：并行進(jìn)位和串行進(jìn)位方式。并行進(jìn)位加法器設(shè)有并行進(jìn)位產(chǎn)生邏輯，運(yùn)算速度快；串行進(jìn)位方式是將全加器級(jí)聯(lián)構(gòu)成多位加法器。通常，并行加法器比串行級(jí)聯(lián)加法器占用更多的資源，并且隨著位數(shù)的增加，相同位數(shù)的并行加法器比串行加法器的資源占用差距也會(huì)越來(lái)越大。

　　2.設(shè)計(jì)

　　12位加法器是將3個(gè)4位加法器串行連接而形成的。如果每個(gè)4位加法器都有100ns的吞吐延遲，那么該結(jié)構(gòu)的最大延遲時(shí)間將是300ns。在同步電路中，這種結(jié)構(gòu)是為了使所有的操作都在同一時(shí)鐘周期內(nèi)進(jìn)行。本文采用另一種流水線(xiàn)結(jié)構(gòu)可以通過(guò)把該處理過(guò)程分配到多個(gè)時(shí)鐘周期上，以更高的吞吐速率進(jìn)行操作。速度和物理資源的折中保證了這種方法是可行的。四位全加器可對(duì)兩個(gè)多位二進(jìn)制數(shù)進(jìn)行加法運(yùn)算，同時(shí)產(chǎn)生進(jìn)位。當(dāng)兩個(gè)二進(jìn)制數(shù)相加時(shí)，較高位相加時(shí)必須加入較低位的進(jìn)位項(xiàng)（Ci），以得到輸出為和（S）和進(jìn)位（C0）。

　　其中CIN表示輸入進(jìn)位位，COUT表示輸出進(jìn)位位，輸入A和B分別表示加數(shù)和被加數(shù)。