開(kāi)放式多媒體應(yīng)用平臺(tái)（Open Multimedia Application Platform，OMAP）處理器系列包括應(yīng)用處理器及集成的基帶應(yīng)用處理器，具有高性能、實(shí)時(shí)處理及超低功耗的特點(diǎn)，廣泛應(yīng)用于PDA、Web記事本、遠(yuǎn)程通信和醫(yī)療器械等。
　　OMAP5910處理器是由TI公司的應(yīng)用最為廣泛的TMS320C55x DSP內(nèi)核與低功耗、增強(qiáng)型ARM925微處理器組成的雙核應(yīng)用處理器，是OMAP系列的最新成員。TMS320C55x系列可提供對(duì)低功耗應(yīng)用的實(shí)時(shí)多媒體處理的支持，而ARM925 MPU 可滿(mǎn)足控制和接口方面的處理需要。OMAP5910處理器同時(shí)擁有二種產(chǎn)品的最佳性能，包括TI TMS320C55x DSP內(nèi)核的實(shí)時(shí)處理性能與低功耗、TI增強(qiáng)型ARM925微處理器的靈活性，且通過(guò)優(yōu)化處理器間的通信機(jī)制，使設(shè)計(jì)者可同時(shí)享受這二種處理器的最大優(yōu)點(diǎn)?；陔p核結(jié)構(gòu)，OMAP5910具有極強(qiáng)的運(yùn)算能力和極低的功耗，一方面產(chǎn)品性能高、省電，另一方面同其他OMAP處理器一樣，采用開(kāi)放式、易于開(kāi)發(fā)的軟件設(shè)施，支持廣泛的操作系統(tǒng)，如Linux、Windows、WinCE、Nucleus、Palm OS、VxWorks、Java等。此外，還可以通過(guò)API及用戶(hù)熟悉且易于使用的工具優(yōu)化其應(yīng)用程序。
　　1 OMAP5910的結(jié)構(gòu)及特點(diǎn)
　　OMAP的結(jié)構(gòu)圖如圖1所示。
　　
　　1.1 OMAP5910處理器的主要特點(diǎn)
　?。?）高性能。采用低功耗、高性能的32位ARM9TDMI內(nèi)核和TMS320-C55x DSP內(nèi)核，工作頻率高達(dá)150MHz；采用5級(jí)的整數(shù)流水線(xiàn)結(jié)構(gòu)；支持多媒體處理技術(shù)，采用的是TMS320C55x DSP內(nèi)核，增強(qiáng)了對(duì)視頻和音頻的解碼能力。
　?。?）低功耗。多電源管理模式，雙內(nèi)核電壓供給為1.6V；ARM9TDMI內(nèi)核具有16KB指令和8KB數(shù)據(jù)Cache，TMS320C55x DSP內(nèi)核具有24KB的指令Cache；支持2.75V的存儲(chǔ)器和3.3V的I/O接口。
　?。?）I/O擴(kuò)展。有4個(gè)16位的FLASH/SRAM的存儲(chǔ)空間，1個(gè)16位的SDRAM存儲(chǔ)空間。
　?。?）外圍控制接口。9通道系統(tǒng)可配置DMA控制器；LCD控制器，支持專(zhuān)用的LCD DMA方式，并支持STN（passive monochrome，俗稱(chēng)單彩）、TFT（active color，俗稱(chēng)真彩）、STN（passive color，俗稱(chēng)偽彩）顯示；串行端口（3個(gè)UARTs、IrDA、I2C、3個(gè)McBSPs、2個(gè)MCSIs、MicrowireTM、PWT、PWL、uWire、HDQ/1-Wire）；USB接口；支持MMC/SD卡。
　　（5）時(shí)鐘控制。時(shí)鐘源：32.768kHz的振蕩器；12MHz/13MHz的振蕩器；可編程的內(nèi)核鎖相環(huán)。
　?。?）電源管理。Awake模式（正常運(yùn)行模式）、Big-sleep模式（省電模式）、Deep-sleep（省電模式）模式。
　?。?）封裝形式。289腳GZG BGA封裝或GDY BGA封裝。1.2 TI925T（ARM9TDMI）內(nèi)核
　　TI925T（ARM9TDMI）內(nèi)核是采用5階段管道化流水線(xiàn)32位的RISC處理器架構(gòu)的體系結(jié)構(gòu)，并采用ARM9作內(nèi)核，同時(shí)配備Thumb擴(kuò)展。它能夠處理32位或者16位的指令和8位、16位、32位的數(shù)據(jù)。這款新型高性能、低功耗的微構(gòu)架兼容ARMv4T指令集，并通過(guò)采用協(xié)處理器CP15使體系結(jié)構(gòu)得到增強(qiáng)。系統(tǒng)中的控制寄存器可通過(guò)對(duì)協(xié)處理器CP15的讀寫(xiě)來(lái)對(duì)MMU、Cache和讀寫(xiě)緩存控制器進(jìn)行存取操作。這種微構(gòu)架在ARM核的周?chē)峁┝耍褐噶钆c數(shù)據(jù)存儲(chǔ)器管理單元，指令、數(shù)據(jù)和寫(xiě)緩沖器，性能監(jiān)控、調(diào)試和JTAG單元以及協(xié)處理器接口，MAC協(xié)處理器和內(nèi)核存儲(chǔ)總線(xiàn)。
　　TI925T 的MMU具有2個(gè)64個(gè)項(xiàng)的轉(zhuǎn)換旁路緩存器（TLB）用于指令和數(shù)據(jù)流，每項(xiàng)均可映射存儲(chǔ)器的段、大頁(yè)和小頁(yè)。為了保證內(nèi)核周期的存取指令和數(shù)據(jù)，TI925T包含了分別獨(dú)立的1個(gè)16KB的指令Cache和8KB的數(shù)據(jù)Cache。二者獨(dú)立的好處是可以在同一時(shí)鐘周期內(nèi)讀取指令和數(shù)據(jù)，而不需要雙端口的Cache。指令和數(shù)據(jù)Cache都是2路相互關(guān)聯(lián)的Cache，以16B為1塊進(jìn)行操作，并采用最小最近使用（LRU）算法以刷新存儲(chǔ)。另外，TI925T還提供了寫(xiě)緩沖的性能用于提升內(nèi)核，其能夠緩沖數(shù)據(jù)的容量高達(dá)17字。
　　1.3 TMS320C55x內(nèi)核
　　TMS320C55x內(nèi)核的主要特點(diǎn)是：有1個(gè)64×8位的緩存隊(duì)列（Instruction Buffer Queue），2個(gè)17位×17位的乘法累加單元（MAC），1個(gè)40位的算術(shù)邏輯單元（ALU），1個(gè)16位的算術(shù)邏輯單元，1個(gè)40位的桶形移位器（Barrel Shifter）和4個(gè)40位的加法器。另外還有12條獨(dú)立的總線(xiàn)，即：3條數(shù)據(jù)讀總線(xiàn)，2條數(shù)據(jù)寫(xiě)總線(xiàn)，5條數(shù)據(jù)地址總線(xiàn)，1條程序讀取總線(xiàn)和1條程序地址總線(xiàn)。此外，還有用戶(hù)可以配置的IDLE域。內(nèi)核主要由4個(gè)單元組成：指令緩沖單元（I單元）、程序流單元（P單元）、地址數(shù)據(jù)流單元（A單元）和數(shù)據(jù)運(yùn)算單元（D單元）。