分享到：標簽：嵌入式； 同步時鐘
　　同步時鐘系統(tǒng)是同步設備中實現(xiàn)同步通信的核心，因此，要實現(xiàn)數(shù)字同步網(wǎng)的設備同步就要求同步時鐘系統(tǒng)一方面要能提供精確的定時同步，另一方面還要能方便實現(xiàn)網(wǎng)絡管理中心對同步時鐘的管理。本文詳細介紹了利用嵌入式微控制器MSP430單片機和數(shù)字鎖相環(huán)（DPLL）來實現(xiàn)嵌入式同步時鐘系統(tǒng)的方案和設計實例。
　　系統(tǒng)總體結構
　　同步設備的同步時鐘系統(tǒng)要求能達到3級時鐘標準，可使用從SDH網(wǎng)絡上提取的時鐘或外部時鐘源來作為同步的基準時鐘信號，同時也可以通過時鐘模塊自振來產(chǎn)生時鐘信號。產(chǎn)生的這些同步時鐘信號為同步設備進行SDH傳輸和為設備各單板提供同步時鐘源，同時同步時鐘系統(tǒng)還要能夠通過以太網(wǎng)口和網(wǎng)管通信，從而實現(xiàn)對同步時鐘系統(tǒng)的網(wǎng)絡管理。為了使時鐘系統(tǒng)能穩(wěn)定可靠地工作，通常還要求有兩塊時鐘板同時在線，一塊處于正常工作狀態(tài)，另一塊則處于熱備份工作狀態(tài)。隨時可以 進行時鐘的無縫切換。
　　在功能上，本系統(tǒng)可以分為I/O接口模塊、時鐘定時模塊和控制通信模塊三部分。系統(tǒng)結構如圖1所示。
　　
　　圖1 嵌入式同步時鐘系統(tǒng)結構圖
　　I/O接口模塊
　　本模塊由時標選擇和分頻控制驅動兩部分組成。時標選擇部分主要完成對外部輸入時鐘信號的緩沖、解碼，通過單片機選擇其中的一路輸入產(chǎn)生DPLL的參考時標。該系統(tǒng)可支持2路SDH上傳輸?shù)?9440KHz信號輸入和2路G.703標準的2048KHz或2048Kbps的信號（支持75W和120W兩種阻抗比配方式）。
　　分頻控制驅動部分對DPLL給出的信號進行分頻，形成19.44MHz和6.48MHz信號，根據(jù)主/備用信號控制輸出。最后由驅動電路形成8路19.44MHz和10路6.48MHz的輸出信號送交同步設備各單板。
　　時鐘定時模塊
　　DPLL完成時鐘定時模塊的核心功能。DPLL利用外來的時標信號，使其處于跟蹤方式工作；同時也可利用單片機將控制信號送到其內部，使其運行在保持或自由振蕩方式。DPLL在工作的同時又給出自身的工作狀態(tài)，如跟蹤、保持、自由振蕩、失鎖、失效、丟失外標信號等情況報告，通過將這些信息送交單片機再上報給網(wǎng)管系統(tǒng)來實現(xiàn)對時鐘系統(tǒng)的監(jiān)控。
　　控制通信模塊
　　此模塊包括單片機和以太網(wǎng)接口模塊兩部分，主要完成主備時鐘板間的通信、監(jiān)控并上報時鐘工作狀態(tài)、接收并執(zhí)行網(wǎng)管下發(fā)的指令。通過以太網(wǎng)接口和網(wǎng)管通信，將網(wǎng)管下發(fā)的指令處理后分發(fā)給各時鐘模塊，同時再把從時鐘模塊收集來的信息上報給網(wǎng)管。