1．技術(shù)趨勢現(xiàn)代無線通信的主體是移動通信。參照ITU建議M1225，移動通信是在復(fù)雜多變的移動環(huán)境下工作的，因此必須考慮嚴重的時變和多徑傳播的影響。在現(xiàn)代無線通信系統(tǒng)中，特別是在碼分多址（CDMA）系統(tǒng)中，為了提高系統(tǒng)容量，提高系統(tǒng)靈敏度和在較低的發(fā)射功率下獲得較遠的通信距離，一般都希望使用智能天線與聯(lián)合檢測技術(shù)。在許多公開發(fā)表的技術(shù)文獻中，都涉及到對智能天線的波束賦形算法的研究，其研究結(jié)論是功能越強則算法越復(fù)雜。然而在移動通信環(huán)境下，聯(lián)合檢測技術(shù)和波束賦形是必須實時完成的，且完成算法的時間只能以微秒計算。而受現(xiàn)代微電子技術(shù)水平的限制，在如此短的時間內(nèi)，數(shù)字信號處理器（DSP）或?qū)Ｓ?a href='http://www.www27dydycom.cn/v/tag/137/' target='_blank' class='arckwlink_none'>芯片（ASIC）還不能實現(xiàn)過于復(fù)雜的實時處理。另一方面，移動通信技術(shù)和標準還在不斷提出和更新，軟件無線電技術(shù)日益受到高度重視。美國FCC甚至發(fā)文要求各公司對此技術(shù)的應(yīng)用提供方案。如何用DSP（數(shù)字信號處理器）或FPGA（現(xiàn)場可編程邏輯陣列）等其他可編程器件，在公共硬件平臺上解決各種不同制式的空間接口已成為很多世界各國通信公司研究的主要課題。過去，無線通信系統(tǒng)的設(shè)計多采用靜態(tài)設(shè)計，只能在規(guī)定范圍內(nèi)的特定頻段上使用專用調(diào)制器、編碼器和信道協(xié)議。即使是雙頻、三頻蜂窩電話也只在預(yù)先定義的兩個或三個標準之間切換。靜態(tài)設(shè)計通常是根據(jù)最壞情況的設(shè)計，在情況良好時就不能充分利用射頻頻譜。例如，若背景噪聲比最惡劣的情況小，就可能出現(xiàn)許多不必要的糾錯編碼，這樣就不能獲得最高的比特率。這種情況對無線應(yīng)用系統(tǒng)的影響比有線應(yīng)用系統(tǒng)更嚴重，因為無線傳輸更易于受噪聲、干擾和衰減的影響。理想的軟件無線電能動態(tài)適應(yīng)傳輸系統(tǒng)的任一環(huán)節(jié)的變化，如調(diào)制、編碼、信道協(xié)議及帶寬，等等，并能夠適應(yīng)實時性變化，最大程度地利用有效頻譜。已有專家預(yù)測，在未來幾年內(nèi)，依靠傳統(tǒng)的專用芯片來制造移動通信無線設(shè)備的概念將受到重大沖擊。而且，軟件無線電不僅用于用戶終端，解決多模手持機的問題，它還將使用于無線基站。特別是在第三代移動通信技術(shù)和標準都還在不斷更新的最近幾年內(nèi)，只有使用軟件無線電技術(shù)，才可能使產(chǎn)品跟上技術(shù)的發(fā)展，并適應(yīng)不同的標準和環(huán)境、網(wǎng)絡(luò)通信負荷，以及用戶需求的變化。在現(xiàn)階段軟件無線電結(jié)構(gòu)體系的構(gòu)建中，已有研究表明可編程邏輯器件具有較好的性能，尤其是針對高并行性運算比目前廣泛使用的DSP在性能上具有明顯的優(yōu)勢，前者不但可以提高運算速度，更重要的是它可通過有效而靈活的設(shè)計方法提高系統(tǒng)硬件的整體工作效率，即盡可能使系統(tǒng)中所有邏輯資源處于有效工作狀態(tài)，降低系統(tǒng)功率。這是目前一些專用芯片以至 DSP都無法比擬的。

　　2．軟件無線電技術(shù)的實現(xiàn)平臺在軟件無線電技術(shù)的實現(xiàn)中，目前主流的硬件技術(shù)是通用信號處理器（以DSP為代表）和現(xiàn)場可編程邏輯陣列（以FPGA為代表）。雖然，現(xiàn)階段兩種技術(shù)作為軟件無線電實現(xiàn)平臺還都有各自的局限性，以下對比兩種技術(shù)在實現(xiàn)軟件無線電的一些特點：由于軟件無線電技術(shù)基帶設(shè)計中大量使用乘加運算，DSP在完成這種乘加運算時， 一般需要進行以下操作： 1=》讀存儲器， 取操作數(shù)，取指令 2=》運算 3=》寫存儲器，存儲運算結(jié)果為了提高運算速度，人們一般希望在一個指令周期中能夠多次進行存儲器讀寫操作，以盡量縮短非運算時間。目前DSP廣泛采用了哈佛結(jié)構(gòu)和改進的馮·諾伊曼結(jié)構(gòu)，能夠支持在一個指令周期進行多次存取操作，這種體系結(jié)構(gòu)適用于非關(guān)聯(lián)性順序算法的實現(xiàn)。當(dāng)采用一個只能分時運行的數(shù)字信號處理器時，調(diào)度多個時間要求緊迫的任務(wù)需要非常復(fù)雜的編程。尤其是，當(dāng)算法模塊關(guān)聯(lián)多個當(dāng)前和過去及未來的狀態(tài)時，DSP的效率不高。這主要是由于DSP在處理一些并行和回饋數(shù)據(jù)流時，存在額外的等待時間。隨著通信技術(shù)的發(fā)展，對系統(tǒng)性能的要求也在不斷增高，而設(shè)計高性能復(fù)雜DSP芯片的周期及半導(dǎo)體工藝的發(fā)展還沒有跟上需求的發(fā)展。于是，復(fù)雜通信系統(tǒng)往往使用多片DSP來提高系統(tǒng)性能。
?