為什么要阻抗匹配？ 在高速數(shù)字電路系統(tǒng)中，電路數(shù)據(jù)傳輸線上阻抗如果不匹配會(huì)引起數(shù)據(jù)信號(hào)反射，造成過(guò)沖、下沖和振鈴等信號(hào)畸變，當(dāng)然信號(hào)沿傳輸線傳播過(guò)程當(dāng)中，如果傳輸線上各處具有一致的信號(hào)傳播速度，并且單位長(zhǎng)度上的電容也一樣，那么信號(hào)在傳播過(guò)程中總是看到完全一致的瞬間阻抗。由于在整個(gè)傳輸線上阻抗維持恒定不變，我們給出一個(gè)特定的名稱，來(lái)表示特定的傳輸線的這種特征或者是特性，稱之為該傳輸線的特征阻抗。 特征阻抗是指信號(hào)沿傳輸線傳播時(shí)，信號(hào)感受的瞬間阻抗的值。特征阻抗主要參數(shù)與PCB導(dǎo)線所在的板層、PCB所用的材質(zhì)（介電常數(shù)）、走線寬度、導(dǎo)線與平面的距離等因素有關(guān)，與走線長(zhǎng)度無(wú)關(guān)。特征阻抗可以使用軟件計(jì)算。高速PCB布線中，一般把數(shù)字信號(hào)的走線阻抗設(shè)計(jì)為50歐姆，這是個(gè)大約的數(shù)字。一般規(guī)定同軸電纜基帶50歐姆，頻帶75歐姆，對(duì)絞線（差分）為100歐姆。 而減小反射的方法是根據(jù)傳輸線的特性阻抗在其發(fā)送端串聯(lián)端接使源阻抗與傳輸線阻抗匹配或者在接收端并聯(lián)端接使負(fù)載阻抗與傳輸線阻抗匹配，從而使源反射系數(shù)或者負(fù)載反射系數(shù)為零。常用的端接方式為：串聯(lián)端接、簡(jiǎn)單的并聯(lián)端接、戴維寧端接、RC網(wǎng)絡(luò)端接等。 下面我們將分別對(duì)這幾種端接方式進(jìn)行分析 1、串聯(lián)端接 串聯(lián)端接 在信號(hào)源端阻抗低于傳輸線特征阻抗的條件下，在信號(hào)的源端和傳輸線之間串接一個(gè)電阻R，使源端的輸出阻抗與傳輸線的特征阻抗相匹配，抑制從負(fù)載端反射回來(lái)的信號(hào)發(fā)生再次反射。 匹配電阻選擇原則：匹配電阻值與驅(qū)動(dòng)器的輸出阻抗之和等于傳輸線的特征阻抗。常見(jiàn)的CMOS和TTL驅(qū)動(dòng)器，其輸出阻抗會(huì)隨信號(hào)的電平大小變化而變化。因此，對(duì)TTL或CMOS電路來(lái)說(shuō)，不可能有十分正確的匹配電阻，只能折中考慮。鏈狀拓?fù)浣Y(jié)構(gòu)的信號(hào)網(wǎng)路不適合使用串聯(lián)終端匹配，所有的負(fù)載必須接到傳輸線的末端。 串聯(lián)匹配是最常用的終端匹配方法。它的優(yōu)點(diǎn)是功耗小，不會(huì)給驅(qū)動(dòng)器帶來(lái)額外的直流負(fù)載，也不會(huì)在信號(hào)和地之間引入額外的阻抗，而且只需要一個(gè)電阻元件。 常見(jiàn)應(yīng)用：一般的CMOS、TTL電路的阻抗匹配。USB信號(hào)也采樣這種方法做阻抗匹配。 2、簡(jiǎn)單的并聯(lián)端接 并聯(lián)端接 在信號(hào)源端阻抗很小的情況下，通過(guò)增加并聯(lián)電阻使負(fù)載端輸入阻抗與傳輸線的特征阻抗相匹配，達(dá)到消除負(fù)載端反射的目的。實(shí)現(xiàn)形式分為單電阻和雙電阻兩種形式。 匹配電阻選擇原則：在芯片的輸入阻抗很高的情況下，對(duì)單電阻形式來(lái)說(shuō)，負(fù)載端的并聯(lián)電阻值必須與傳輸線的特征阻抗相近或相等；對(duì)雙電阻形式來(lái)說(shuō)，每個(gè)并聯(lián)電阻值為傳輸線特征阻抗的兩倍。 并聯(lián)終端匹配優(yōu)點(diǎn)是簡(jiǎn)單易行，顯而易見(jiàn)的缺點(diǎn)是會(huì)帶來(lái)直流功耗：?jiǎn)坞娮璺绞降闹绷鞴呐c信號(hào)的占空比緊密相關(guān)；雙電阻方式則無(wú)論信號(hào)是高電平還是低電平都有直流功耗，但電流比單電阻方式少一半。 常見(jiàn)應(yīng)用：以高速信號(hào)應(yīng)用較多。 （1）DDR、DDR2等SSTL驅(qū)動(dòng)器。采用單電阻形式，并聯(lián)到VTT（一般為IOVDD的一半）。其中DDR2數(shù)據(jù)信號(hào)的并聯(lián)匹配電阻是內(nèi)置在芯片中的。 （2）TMDS等高速串行數(shù)據(jù)接口。采用單電阻形式，在接收設(shè)備端并聯(lián)到IOVDD，單端阻抗為50歐姆（差分對(duì)間為100歐姆）。 3、戴維寧端接 戴維寧端接 上拉端接會(huì)拉高低電平，下拉端接會(huì)降低高電平，這兩種端接方式雖然都可以抑制過(guò)沖和振鈴，但同時(shí)也會(huì)減小信號(hào)裕量，如果使用不當(dāng)還會(huì)造成信號(hào)電平的誤觸發(fā)。戴維南端接方式既可以抑制過(guò)沖，又沒(méi)有這些缺陷。 常見(jiàn)應(yīng)用：以DDR2地址、控制命令等信號(hào)。 以上三終端接比較 戴維南端接優(yōu)勢(shì)更大 缺點(diǎn)就是在邏輯高和邏輯低狀態(tài)下，都有直流功耗，所以該端接方式功耗較大，同時(shí)所用器件 較多，容易造成PCB布線緊張。 4、RC端接 戴維南端接在電路沒(méi)有工作的時(shí)候，上拉電阻和下拉電阻上依然會(huì)有電流，這樣會(huì)增加電路的功率消耗。為了解決這個(gè)問(wèn)題，RC端接被派上了用場(chǎng)。有些地方也叫AC端接，其實(shí)就是在并聯(lián)端接的基礎(chǔ)上增加了一個(gè)電容，電容一般采用0.1uF多層陶瓷電容，由于電容通低頻阻高頻的作用，因此電阻不是驅(qū)動(dòng)源的直流負(fù)載，故這種端接方式無(wú)任何直流功耗，交流功耗也非常小，該端接主要用于時(shí)鐘電路。 RC端接 為實(shí)現(xiàn)阻抗匹配，R的電阻值也要等于傳輸線的阻抗值。電容的容值對(duì)信號(hào)有什么影響呢 RC端接電容的影響 藍(lán)色波形是傳統(tǒng)的下拉端接。綠色，紫色和紅色，分別是電容取100pF，150pF和200pF的時(shí)候?qū)?yīng)的波形。 需注意，此RC電路可能會(huì)因此電路上升沿變換，雖然會(huì)降低EMC，但如果過(guò)緩，則會(huì)引起數(shù)據(jù)線是敘問(wèn)題。在數(shù)據(jù)線上使用這種電路時(shí)，需特別小心。 5、終端肖特基并聯(lián)端接 肖特基端接 又叫二極管并聯(lián)端接，通常應(yīng)用在器件內(nèi)部?，F(xiàn)在很多器件自帶有輸入保護(hù)二極管，該端接能有效減小信號(hào)過(guò)沖和下沖，但并不能消除反射;同時(shí)二極管的開(kāi)關(guān)速度會(huì)限制響應(yīng)時(shí)間，所以較高速系統(tǒng)不合適。 最后，在實(shí)際的工程應(yīng)用中，具體使用哪種端接，需要具體問(wèn)題具體分析。信號(hào)性質(zhì)不同，對(duì)信號(hào)質(zhì)量的要求也不同。最主要的是需要了解各種端接的優(yōu)缺點(diǎn)以及系統(tǒng)對(duì)信號(hào)的要求，來(lái)最后確定使用那種端接方案。 本文轉(zhuǎn)載自：網(wǎng)絡(luò) 聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有，如涉及侵權(quán)，請(qǐng)聯(lián)系小編郵箱： 進(jìn)行處理。 (mbbeetchina)