簡(jiǎn)介 本系列文章的第 1 部分至第 4 部分詳細(xì)介紹了開(kāi)關(guān)電源穩(wěn)壓器引起的傳導(dǎo)發(fā)射和輻射發(fā)射，包括噪聲產(chǎn)生機(jī)制、測(cè)量要求、頻率范圍、適用的測(cè)試限值、傳播模式和寄生效應(yīng)。在第5部分中，我將基于這一理論基礎(chǔ)介紹抑制電磁干擾 (EMI) 的實(shí)用電路技術(shù)。 一般來(lái)說(shuō)，電路原理圖和印刷電路板 (PCB) 對(duì)于實(shí)現(xiàn)出色的 EMI 性能至關(guān)重要。第 3 部分重點(diǎn)強(qiáng)調(diào)通過(guò)謹(jǐn)慎的元器件選型和 PCB 布局盡量減小“功率回路”寄生電感的重要性。電源轉(zhuǎn)換器集成電路 (IC) 的封裝技術(shù)及其提供的 EMI 特定功能對(duì)此產(chǎn)生了巨大的影響。如第 2 部分所述，必須使用差模 (DM) 濾波方可將輸入紋波電流的幅值充分降低至滿足 EMI 合規(guī)性要求的水平。與此同時(shí)，如果需要抑制約 10MHz 以上的發(fā)射，通常使用共模 (CM) 濾波。在高頻條件下，使用屏蔽也可以獲得優(yōu)異的結(jié)果。 本文主要介紹這些方面的內(nèi)容，專門(mén)聚焦于帶有集成功率 MOSFET 和控制器的轉(zhuǎn)換器解決方案，提供抑制 EMI 的實(shí)例和應(yīng)用指導(dǎo)。一般來(lái)說(shuō)，轉(zhuǎn)換器應(yīng)在合理范圍內(nèi)超出傳導(dǎo) EMI 一定的裕度，為達(dá)到輻射限值預(yù)留空間。幸運(yùn)的是，多數(shù)減少傳導(dǎo)發(fā)射的步驟對(duì)于抑制輻射 EMI 同樣有效。 了解 EMI 的相關(guān)挑戰(zhàn) DC/DC 轉(zhuǎn)換器中的 EMI 主要由其快速開(kāi)關(guān)的電壓和??流特性所致。與轉(zhuǎn)換器的不連續(xù)輸入或輸出電流相關(guān)的 EMI 相對(duì)容易處理，但更大的問(wèn)題是開(kāi)關(guān)電壓 dv/dt 和電流 di/dt 中的諧波成分，以及與開(kāi)關(guān)波形相關(guān)的振鈴。 圖 1 所示為存在噪聲的同步降壓轉(zhuǎn)換器的開(kāi)關(guān) (SW) 電壓波形。振鈴頻率范圍為 50MHz 至 200MHz，具體取決于寄生效應(yīng)。此類高頻成分可以通過(guò)近場(chǎng)耦合傳播到輸入電源線、周邊元器件或輸出總線（如 USB 電纜）。體二極管反向恢復(fù)存在類似的問(wèn)題，隨著恢復(fù)電流流入寄生回路電感，振鈴電壓升高。 圖 2 的原理圖標(biāo)識(shí)了降壓轉(zhuǎn)換???電路的兩條重要回路。最大限度縮減電源回路的面積至關(guān)重要，原因是該參數(shù)與寄生電感和相關(guān) H 場(chǎng)傳播成正比。主要設(shè)計(jì)目標(biāo)是通過(guò)減小寄生電感最大程度提升寄生 LC 諧振電路的諧振頻率。此舉可以降低存儲(chǔ)的無(wú)功能量總值，減少開(kāi)關(guān)電壓峰值過(guò)沖。 在圖 2 所示的自舉電容回路中，高側(cè) MOSFET 的導(dǎo)通速度由一個(gè)標(biāo)記為 RBOOT 的可選串聯(lián)自舉電阻進(jìn)行控制。自舉電阻會(huì)改變驅(qū)動(dòng)電流瞬變率，降低 MOSFET 導(dǎo)通期間的開(kāi)關(guān)電壓和電流轉(zhuǎn)換率。另一種方法是在 SW 和 GND 之間添加一個(gè)緩沖電路。同理，該緩沖電路應(yīng)根據(jù)每次開(kāi)關(guān)轉(zhuǎn)換時(shí)的瞬態(tài)電流尖峰，占用最小的回路面積。當(dāng)然，緩沖電路和柵極電阻會(huì)增加開(kāi)關(guān)功率損耗，需要在效率和 EMI 之間進(jìn)行權(quán)衡。如果效率和散熱性能同樣非常重要，則需要使用其他技術(shù)解決 EMI 相關(guān)的挑戰(zhàn)。 轉(zhuǎn)換器的 PCB 布局 表 1 至表 5 總結(jié)了通過(guò)優(yōu)化 PCB 布局及元器件排布削弱 DC/DC 轉(zhuǎn)換器 EMI 信號(hào)的基本準(zhǔn)則。我將在本文的后續(xù)部分提供一項(xiàng) PCB 布局案例研究，探討如何優(yōu)化降壓轉(zhuǎn)換器的 EMI 特性。 表1：布線及元器件排布 1 將所有功率級(jí)元器件排布在 PCB 頂部。 - 避免將電感放在底部，以免對(duì) EMI 測(cè)試裝置的基準(zhǔn)平面產(chǎn)生輻射。 2 將 VCC 或 BIAS 的旁路電容（從輸出端）放置于靠近各自引腳的位置。 – 在將 AGND 引腳與 GND 相連之前，首先電路中連入 CVCC 和 CBIAS 電容。 3 將自舉電容與鄰近的 BOOT 和 SW引腳相連接。 - 利用鄰近的接地覆銅屏蔽 CBOOT 電容和開(kāi)關(guān)節(jié)點(diǎn)，降低 CM 噪聲。 表2：GND 平面設(shè)計(jì) 1 將 PCB 分層板中的第 2 層 GND平面盡可能固定在靠近頂層的位置。 - 消除 H 場(chǎng)、降低寄生電感并屏蔽噪聲。 2