描述

為了讓音響工程師能夠在現(xiàn)場活動（例如音樂會）期間提供高質(zhì)量的聲音，從所有樂器錄制的聲音都會通過混音器，通過混音器可以修改每個樂器（通道）的不同聲音參數(shù)。大多數(shù)場地都有模擬混音器（它們比數(shù)字版本便宜），需要音響工程師站在它附近才能糾正所有不同的細節(jié)，因此，他無法準確聽到觀眾聽到的聲音（因為通常音響設備是放在旁邊某處）。

該項目旨在通過為模擬混音器設計一個可用于控制某些信號參數(shù)的附加模塊，為音響工程師甚至樂隊成員提供機動性。

該項目將幫助現(xiàn)場場地的音響工程師在遠離物理調(diào)音臺的情況下設置信號參數(shù)。這種增加的機動性將幫助他從觀眾的角度聽到聲音并進行相應的調(diào)整。

該設計基于 Arty s7 fpga 開發(fā)板以及將開發(fā)板連接到音頻混音器和移動設備所需的不同外圍設備。

該設計采用模塊化結(jié)構，因此它的某些部分可用于其他信號處理應用。

我們的項目旨在創(chuàng)建功能齊全的暢銷產(chǎn)品。雖然這種狀態(tài)還很遙遠，但它仍然是一個合理的目標。它還可以用于信號處理和 HDL 設計課程中的學術目的。

雖然最初針對 ArtyS7 板，但該設計可以移植到其他基于 FPGA 的開發(fā)板，只要它們具有所需數(shù)量的引腳。

我們的設計基于artyS7 FPGA板，如下圖：

?

?

?

手機（通過藍牙）用于發(fā)送命令和控制整個系統(tǒng)和每個通道的系統(tǒng)。每個通道彼此獨立地處理來自混音器的音頻數(shù)據(jù)。音頻數(shù)據(jù)來自模數(shù)轉(zhuǎn)換器，經(jīng)過所有所需的處理后，通過數(shù)模轉(zhuǎn)換器返回模擬混音器。

所有模塊均采用 Verilog 硬件描述語言設計。

詳細設計說明

每個處理模塊由一個輸入級（與 ADC 接口）、一個輸出級（與 DAC 接口）和實際處理級組成。處理階段本身由多種音頻效果或所需功能組成。這種架構允許輕松添加額外的處理層，因此具有高度可擴展性。

控制處理器（或 bt 接收器）通過簡單的地址/數(shù)據(jù)/we 接口向每個子模塊提供所有需要的信息（如果子模塊處于活動狀態(tài)，則為內(nèi)部寄存器值）。

每個通道處理如下圖：

?

?

每個處理塊都有一個相關的地址范圍，用于選擇用于控制子模塊操作的內(nèi)部寄存器。在設計完所有模塊后，將集中完整的地址映射（對于當前實現(xiàn)的地址，請參見 DEFINE.vh 文件）。

接口被設計為有限狀態(tài)機。為了控制音頻信號的采樣率（我們選擇了標準的 48kHz），必須創(chuàng)建一個額外的“立即采樣”命令生成器。

所有處理模塊都有順序電路和組合電路，所有這些都可以通過藍牙接口配置內(nèi)部寄存器來繞過或激活。處理塊的結(jié)構如下所示（圖取自增益處理塊）：

?

?

使用控制寄存器可以啟用或禁用整個模塊，并且可以為所有需要的計算參數(shù)設置不同的值。繞過塊是通過使用 demux/mux 對來實現(xiàn)的。

增益模塊是通過乘法和位移來實現(xiàn)的，因為浮點運算在 FPGA 上非常難以實現(xiàn)。

配置命令可以通過藍牙發(fā)送。命令具有以下結(jié)構：addr_MSByte + addr_LSByte + data_MSByte + data LSByte。

主系統(tǒng)時鐘為 100MHz，所有其他必要的時鐘都來自它。