如何評估和使用零延遲時鐘緩沖器來保護同步數(shù)字系統(tǒng)中的時序

2512974 2022-11-25 | pdf | 274.04KB | 次下載 | 免費

普通下載普通下載

資料介紹

隨著數(shù)字系統(tǒng)性能的提高，設(shè)計人員需要越來越仔細地關(guān)注時鐘生成和分配電路的設(shè)計，以避免時鐘分配時序的差異或不確定性。此類問題會降低系統(tǒng)性能、減少時序余量或?qū)е鹿δ苠e誤。為避免與時序偏差相關(guān)的問題，設(shè)計人員可以使用零延遲時鐘緩沖器。隨著數(shù)字系統(tǒng)性能的提高，設(shè)計人員需要越來越仔細地關(guān)注時鐘生成和分配電路的設(shè)計，以避免時鐘分配時序的差異或不確定性。此類問題會降低系統(tǒng)性能、減少時序余量或?qū)е鹿δ苠e誤。為避免與時序偏差相關(guān)的問題，設(shè)計人員可以使用零延遲時鐘緩沖器。典型的同步數(shù)字系統(tǒng)使用公共時鐘來保持操作的順序。該時鐘必須分配給所有時序元件，以保持系統(tǒng)以所需速率運行，通常使用閉環(huán)控制來減少時序偏差。零延遲時鐘緩沖器使用鎖相環(huán) (PLL) 來保證緩沖時鐘輸出與參考時鐘輸入對齊，從而確保近乎完美的時鐘時序。典型的同步數(shù)字系統(tǒng)使用公共時鐘來保持操作的順序。該時鐘必須分配給所有時序元件，以保持系統(tǒng)以所需速率運行，通常使用閉環(huán)控制來減少時序偏差。零延遲時鐘緩沖器使用鎖相環(huán) (PLL) 來保證緩沖時鐘輸出與參考時鐘輸入對齊，從而確保近乎完美的時鐘時序。本文將描述零延遲時鐘緩沖器，使用 Cypress Semiconductor、本文將描述零延遲時鐘緩沖器，使用 Cypress Semiconductor、Integrated Device Technology Inc. (IDT)Integrated Device Technology Inc. (IDT)和和ON SemiconductorON Semiconductor的示例解決方案解釋它們的工作原理，并詳細說明如何控制時鐘偏差。它還將研究測試方法以確保這些設(shè)備的穩(wěn)定性。的示例解決方案解釋它們的工作原理，并詳細說明如何控制時鐘偏差。它還將研究測試方法以確保這些設(shè)備的穩(wěn)定性。時鐘偏差時鐘偏差在同步數(shù)字系統(tǒng)中，時鐘可能會在不同的時間到達電路的不同部分，從而導(dǎo)致時鐘偏移。時鐘偏差會降低時序裕度并導(dǎo)致系統(tǒng)出現(xiàn)故障（圖 1）。在同步數(shù)字系統(tǒng)中，時鐘可能會在不同的時間到達電路的不同部分，從而導(dǎo)致時鐘偏移。時鐘偏差會降低時序裕度并導(dǎo)致系統(tǒng)出現(xiàn)故障（圖 1）。圖 1：時鐘時間偏差如何影響流水線寄存器操作的簡單示例。偏斜時鐘可能會違反設(shè)置和/或保持要求，從而導(dǎo)致不確定的輸出狀態(tài)。（圖片來源：IDT）圖 1：時鐘時間偏差如何影響流水線寄存器操作的簡單示例。偏斜時鐘可能會違反設(shè)置和/或保持要求，從而導(dǎo)致不確定的輸出狀態(tài)。（圖片來源：IDT）考慮一個由兩個寄存器組成的簡單同步系統(tǒng)。數(shù)據(jù)通過寄存器流水線傳輸，因此寄存器 X 的輸出 QX 是寄存器 Y 的輸入。時鐘通過獨立緩沖器并指定為 CLK1 和 CLK2 饋送到寄存器。如果時鐘之間沒有偏差，如圖 (a) 所示，滿足寄存器設(shè)置 (t 考慮一個由兩個寄存器組成的簡單同步系統(tǒng)。