首先我們來簡單介紹一下 ADC，ADC 即 AnalogToDigitalConverter，簡單來講就是它可以把模擬量轉(zhuǎn)化為數(shù)字量，方便程序去處理

下面我們來看一下 ADC 的框圖，我們從框圖上來介紹 ADC 采樣的原理

1. 外部被采樣信號從單片機特定的引腳輸入 ADC 模塊，具體信號從哪個采樣引 腳輸入，取決于‘通道選擇’配置

2. 當正常開始采樣后，被采樣信號在規(guī)定的時間（即采樣時間）內(nèi)對圖中的電 容（即采樣保持電容，簡稱采保電容）充電

當充完電之后會控制圖中的開關斷 開，這個過程就像科學家提取了一份標本，拿回實驗室研究一樣

3. 當開關斷開之后，圖中的轉(zhuǎn)換模塊會花費一定的時間（即轉(zhuǎn)換時間）對電容 中的存的電壓進行轉(zhuǎn)換并把轉(zhuǎn)換的結(jié)果存入緩沖器，供程序員讀取使用，同理， 就像科學家對提取的標本花時間研究，得出一個結(jié)果

以上就是整個的 ADC 工作過程，雖然草草幾段話了解，但是其中不乏很多關 鍵的細節(jié)問題

什么細節(jié)問題呢，很多老鐵會想，這不都是自動的嘛，有嘛要注 意的，那么我們先來看一下這樣幾個問題

1. 采樣時間設置多久？

2. 采樣時間是越短越好還是越長越好？

3. 采樣時間設置的大小和被采樣信號的源內(nèi)阻有什么關系？

4. 如何從有干擾的信號中提取有用的采樣信號，實現(xiàn)正確采樣？

5. 采樣的結(jié)果和參考電壓有什么關系？

現(xiàn)在我們就上面幾個問題，展開說明：

從上面的描述可以得到：從采樣到轉(zhuǎn)換完成中間有 2 個時間：采樣時間+轉(zhuǎn) 換時間（轉(zhuǎn)換時間是固定的，采樣時間可以設置）

這兩個時間決定了 ADC 采樣 的速度問題，當需要高速 AD 采樣的時候，這兩個時間尤為重要，因為它決定了 采樣速度

我們再回頭來想，這里是被采樣信號先對采保電容充電，因為轉(zhuǎn)換時間是固 定的，我們能配置的就只有采樣時間了

是不是說采樣時間我們配置的越小越好 呢？答案是：不是的，最起碼得保證采保電容電壓和被采樣信號的電壓非常接近 吧

如果一味的小，追求速度快，那采保電容充不滿，轉(zhuǎn)換出來的數(shù)據(jù)也不對

那就帶來了一個問題，即這個被采樣信號源內(nèi)阻的問題，說白了就是對這個 采保電容充電的電流夠不夠大

只有充電的電流大了，才能在最短的時間內(nèi)充滿。 如果充電的電流非常小，恰恰配置的采樣時間又很小，結(jié)果只有一個

采樣不準 確，我們經(jīng)?？吹?，有的設計方案，做電壓采樣，分壓電阻設計的阻值非常大

 當這樣的大阻抗遇到高速采樣，那就有可能會不準確了

大家看上面的 R1、R2 設置大了，那么充電電流就小了，那么 R1、R2 的阻值 設計小了，充電電流大了

那么帶來的問題功耗就大了，當需要高速采樣的時候， 就需要注意這個阻值分配的問題，對功耗要求比較高的產(chǎn)品

如可穿戴產(chǎn)品，藍 牙耳機，智能手表等，這個就需要大的阻值了，一般情況下功耗要求不高的場合

我們基本上設計在 1-2mA，所以從此可以得出一個結(jié)論，采樣時間不是越快越好

也不是越慢越好，恰到好處即可，需要你去實際調(diào)試

如何從帶有干擾雜波的信號中提取到有用的信號呢，一般情況下，我們會根 據(jù)系統(tǒng)的特性進行定點采樣

即避開干擾區(qū)來采樣提取有用的信號，再配軟件或 者硬件濾波手段來提取有用信號

完整版技術文檔請點擊文章開頭普通下載