一、?選擇題（每小題1分，共10分）
1．?MOS和PMOS場效應(yīng)管的導(dǎo)電類型分別為______。
A.電子和電子??? B.電子和空穴
C.空穴和電子??? D.空穴和空穴
2．?假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是______。
A.11001011???? B.11010110???? C.11000001???? D.1100100
3．?運(yùn)算器的主要功能是進(jìn)行______。
A.邏輯運(yùn)算???? B.算術(shù)運(yùn)算??? C.邏輯運(yùn)算與算術(shù)運(yùn)算??? D.初等函數(shù)的運(yùn)算
4．?某計(jì)算機(jī)字長16位，它的存貯容量是64K，若按字編址，那么它的尋址范圍是______。
A.0~64K???? B.0~32K??? C.0~64KB??? D.0~32KB
5．?主存貯器和CPU之間增加cache的目的是______。
A.解決CPU和主存之間的速度匹配問題???? B.擴(kuò)大主存貯器的容量
C.擴(kuò)大CPU中通用寄存器的數(shù)量?????????? D.既擴(kuò)大主存的容量，又?jǐn)U大CPU通用寄存器的數(shù)量
6．?用于對(duì)某個(gè)寄存器中操作數(shù)的尋址方式稱為______尋址。
A.直接??? B.間接?? C.寄存器直接??? D.寄存器間接
7．?異步控制常用于______作為其主要控制方式。
A.在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問主存與外圍設(shè)備時(shí)
B.微型機(jī)的CPU控制中
C.組合邏輯控制的CPU中
D.微程序控制器中
8．?系統(tǒng)總線中地址線的功能是______。
A.選擇主存單元地址???? B.選擇進(jìn)行信息傳輸?shù)脑O(shè)備
C.選擇外存地址??????? D.指定主存和I/O設(shè)備接口電路的地址
9．?在微型機(jī)系統(tǒng)中，外圍設(shè)備通過______與主板的系統(tǒng)總線相連接。
A.適配器??? B.設(shè)備控制器??? C.計(jì)數(shù)器??? D.寄存器
10．?發(fā)生中斷請(qǐng)求的條件是______。
A.一條指令執(zhí)行結(jié)束??? B.一次I/O操作結(jié)束
C.機(jī)器內(nèi)部發(fā)生故障??? D.一次DMA操作結(jié)束

二、?填空題（每小題3分，共24分）
1．微程序控制器主要由A______，B______和C______三大部分組成。
2．移碼表示法主要用于表示A______數(shù)的階碼E，以利于比較兩個(gè)B______數(shù)的大
小和C______操作。
3．存儲(chǔ)器的技術(shù)指標(biāo)有A______、B______和C______存儲(chǔ)器帶寬。
4．尋址方式根據(jù)操作數(shù)的A______位置不同，多使用B______型和C______型。
5．當(dāng)今的CPU芯片，除了包括定點(diǎn)運(yùn)算器和控制器外，還包括A______，B______
運(yùn)算器和C______管理等部件。
6．?PCI總線采用A______協(xié)議和B______仲裁策略，具有C______能力。
7．?不同的CRT顯示標(biāo)準(zhǔn)所支持的最大A______和B______數(shù)目是C______的。
8．?中斷處理過程可以A______進(jìn)行。B______的設(shè)備可以中斷C______的中斷服務(wù)程序。
三．?（11分）已知X=2010×0.11011011，Y=2100×（-0.10101100），求X+Y。
四．?（11分）某加法器進(jìn)位鏈小組信號(hào)為C4C3C2C1，低位來的進(jìn)位信號(hào)為C0，請(qǐng)
? 分別按下述兩種方式寫出C4C3C2C1的邏輯表達(dá)式。
（1）串行進(jìn)位方式
（2）并行進(jìn)位方式
五．? （11分）指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。
??????????? 15??????? 10 9????????? 5? 4?????????? 0
OP?目標(biāo)寄存器?源寄存器
六．?? （11分）假設(shè)某計(jì)算機(jī)的運(yùn)算器框圖如圖B13.1所示，其中ALU為16位的加法器（高電平工作），SA 、SB為16位鎖存器，4個(gè)通用寄存器由D觸發(fā)器組成，O端輸出，其讀寫控制如下表所示：
???????????????? 讀控制??????????????????????????????
?? R0? RA0 ?? RA1?選擇
不寫入
???????????? 要求：（1）設(shè)計(jì)微指令格式。
????????????????? （2）畫出ADD，SUB兩條微指令程序流程圖（不編碼）。
七．? （11分）CPU響應(yīng)中斷應(yīng)具備哪些條件？畫出中斷處理過程流程圖。
?? 八．??? （11分）CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為5000次，主存完成存取的次數(shù)為200次。已知cache存取周期為40ns，主存存取周期為160ns。求：
1．ache 命中率H，
2．Cache/主存系統(tǒng)的訪問效率e，
3．平均訪問時(shí)間Ta。