???????? 介紹了復(fù)雜可編程邏輯器件EPM3256E 在數(shù)字通訊系統(tǒng)中的應(yīng)用。給出系統(tǒng)的硬件
電路設(shè)計，包括DSP 串口擴展電路以及人機接口電路的設(shè)計。這一應(yīng)用使系統(tǒng)有足夠的冗余和靈活性，并提高可靠性和可升級性。
關(guān)鍵詞：CPLD;DSP;FLASH ;Verilog-HDL語言
???????? 大量的外圍設(shè)備對光電經(jīng)緯儀的數(shù)據(jù)通信系統(tǒng)提出了數(shù)據(jù)傳輸效率高、傳輸延時低、系統(tǒng)集成度高、系統(tǒng)可維護性高等要求，目前的數(shù)據(jù)通信系統(tǒng)普遍應(yīng)用DSP做為中央處理器，完成數(shù)據(jù)的整合、分發(fā)。當(dāng)DSP的外圍通信擴展電路比較多時，由于DSP本身控制資源、外部中斷引腳資源的限制，就必須使用額外的集成芯片，這樣可能會使電路過于復(fù)雜。為了實現(xiàn)系統(tǒng)的可擴展性，縮小PCB 板的體積，提高整個系統(tǒng)的可靠性，系統(tǒng)的時序邏輯控制主要由復(fù)雜可編程邏輯器件(CPLD)來完成。
???????? 可編程邏輯器件具有靜態(tài)可重復(fù)編程和動態(tài)系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改，這樣就極大地提高了電子系統(tǒng)設(shè)計的靈活性和通用性。
本文以ALTERA 公司的EPM3256E 為例,介紹了它在基于DSP 的數(shù)字通訊系統(tǒng)中的應(yīng)
用。詳細闡述了如何利用CPLD實現(xiàn)該系統(tǒng)的邏輯片選和時序控制。