???????????應(yīng)用TSMC 0.35um CMOS 工藝模型，設(shè)計(jì)了可應(yīng)用于無線通信系統(tǒng)的低噪聲放大器(LNA)，電路采用單端共源共柵結(jié)構(gòu)，用SmartSpice 對(duì)電路進(jìn)行分析優(yōu)化，仿真結(jié)果表明，噪聲系數(shù)為1.65dB，增益高于20dB。
關(guān)鍵詞：CMOS 集成電路低噪聲放大器
???????????隨著通信技術(shù)的發(fā)展，空間電磁信號(hào)環(huán)境越來越復(fù)雜，為了避免不同信道信號(hào)間相互干擾，射頻信號(hào)通常比較微弱，這對(duì)接收設(shè)備自身的噪聲性能提出了更高的要求。對(duì)于多級(jí)級(jí)聯(lián)系統(tǒng)，第一級(jí)的噪聲性能對(duì)整個(gè)系統(tǒng)性能影響最大[1]，后續(xù)級(jí)的噪聲系數(shù)對(duì)系統(tǒng)的影響可以通過提高前級(jí)增益而減小，所以，要得到良好的總體系統(tǒng)性能，關(guān)鍵在于設(shè)計(jì)性能優(yōu)越的前端。通常在接收端的第一級(jí)要求有放大器，一方面要提供足夠增益以滿足后級(jí)電路要求，另一方面必須具有較低的噪聲系數(shù)，同時(shí)還要求良好的輸入輸出阻抗匹配和線性性能以及低功耗、大動(dòng)態(tài)范圍等。
?????????CMOS 工藝具有低成本、高集成度的特點(diǎn)，為通信系統(tǒng)單片集成提供了可能。近年來，CMOS 射頻集成電路（RFIC）發(fā)展迅速，利用CMOS 工藝實(shí)現(xiàn)的GHz 頻段高頻模擬電路已得到廣泛應(yīng)用。本文采用TSMC 0.35um CMOS 工藝設(shè)計(jì)了工作于1.8GHz 的低噪聲放大器，通過參數(shù)優(yōu)化，得到了較好仿真效果，具有實(shí)用價(jià)值。