CN0335 EVAL-CN0335-PMDZ板包含要評估的電路(如本筆記所述)，SDP評估板與CN0335評估軟件配合使用，以捕獲來自EVAL-CN0335-PMDZ電路板的數(shù)據(jù)。本電路采用EVAL-CN0335-PMDZ電路板、SDP-PMD-IB1Z和EVAL-SDP-CB1Z系統(tǒng)演示平臺(SDP)評估板。轉(zhuǎn)接板SDP-PMD-IB1Z和SDP板EVAL-SDP-CB1Z采用120引腳對接連接器。轉(zhuǎn)接板和EVAL-CN0335-PMDZ板采用12引腳Pmod對接連接器，可快速進行設(shè)置和評估電路性能。 設(shè)備要求 帶USB端口的Windows? XP、Windows Vista?(32位)或Windows? 7/8(64位或32位)PC EVAL-CN0335-PMDZ電路評估板 EVAL-SDP-CB1Z SDP評估板 SDP-PMD-IB1Z轉(zhuǎn)接板 CN0335評估軟件 精密電壓源 將CN0335評估軟件光盤放進PC的光盤驅(qū)動器，加載評估軟件。也可以從CN0335評估軟件中下載最新版的評估軟件。打開“我的電腦”，找到包含評估軟件光盤的驅(qū)動器，打開setup.exe。按照屏幕上的提示完成安裝。建議將所有軟件安裝在默認位置。 功能框圖 圖5所示為測試設(shè)置的功能框圖。 ? 設(shè)置 通過直流管式插孔將EVAL-CFTL-6V-PWRZ(+6 V直流電源)連接到SDP-PMD-IB1Z轉(zhuǎn)接板。 . 通過120引腳ConA連接器將SDP-PMD-IB1Z(轉(zhuǎn)接板)連接到EVAL-SDP-CB1Z SDP板。 通過USB電纜將EVAL-SDP-CB1Z(SDP板)連接到PC。 通過端子板J2將電壓源(電壓生成器)連接到EVALCN0335-PMDZ評估板 測試 啟動評估軟件。如果“設(shè)備管理器”中出現(xiàn)“Analog DevicesSystem Development Platform(ADI系統(tǒng)開發(fā)平臺)”驅(qū)動器，軟件便能與SDP板通信。一旦USB通信建立，就可以使用SDP板來發(fā)送、接收、捕捉來自EVAL-CN0335-PMDZ板的串行數(shù)據(jù)?？蓪⒏鞣N輸入電壓值保存到電腦中。有關(guān)如何使用評估軟件來捕捉數(shù)據(jù)的詳細信息，請參閱CN0335軟件用戶指南。 EVAL-CN0335-PMDZ板照片如圖6所示。 ? ? ? 圖5. 測試設(shè)置功能框圖 ? ? ? 圖 6. EVAL-CN0335-PMDZ板的照片 < 經(jīng)驗證，采用圖中所示的元件值，該電路能夠穩(wěn)定地工作，并具有良好的精度?？稍谠撆渲弥胁捎闷渌苓\算放大器和其他ADC，以將±10V輸入電壓范圍轉(zhuǎn)換成數(shù)字輸出，用于本電路的各種其他應(yīng)用中。 ? 可依據(jù)“電路設(shè)計”部分的等式，針對±10 V輸入電壓范圍以外進行設(shè)計，如圖1所示。表2顯示針對某些標準電壓范圍計算電阻。 ? 表2. 標準電壓范圍元件值 范圍(V)? k? R4 (kΩ) R5 (kΩ) R6 (kΩ) ?±5 ?1.2 ?40.87 ?18.8 ?20 ?±2 ?2 ?32.174 ?37 ?20 ?±1 ?4 ?40.87 ?94 ?20 ?0 至 1 ?4 ?14.435 ?830 ?20 ?0 至 2 ?2 ?14.087 ?405 ?20 ?0 至 2.5 ?2 ?22.609 ?520 ?20 ?0 至 5 ?2 ?65.217 ?750 ?20 ?0 至 10 ?1 ?63.478 ?365 ?20 ?0 至 24 ?1 ?90.174 ?216 ?10 ? 在下限為零且上限高于基準電壓時，轉(zhuǎn)換不需增益(k = 1)，并且可簡化電路。圖4顯示輸入范圍為0 V至10 V的一個例子。 ? ? ? 圖4. 0 V至10 V隔離式單電源模數(shù)轉(zhuǎn)換(未顯示所有連接和去耦) AD7091與AD7091R類似，但沒有基準電壓輸出，而且輸入范圍等于電源電壓。AD7091可與2.5 V ADR391基準電壓源配合使用。ADR391 不需要緩沖，因此可在電路中使用一個AD8605。 ADR391是一款精密2.5 V帶隙基準電壓源，具有低功耗、高精度(溫度漂移為9 ppm/°C)等特性，采用微型TSOT封裝。 AD8608是AD8605的四通道版本，在需要額外的精密運算放大器時，可以替代AD8606。 AD8601、AD8602和AD8604分別為單通道、雙通道和四通道軌到軌、輸入和輸出、單電源放大器，具有超低失調(diào)電壓和寬信號帶寬等特性，可以替代AD8605、AD8606和AD8608。 AD7457是一款12位、100 kSPS、低功耗SAR ADC，在不需要300 kSPS吞吐速率的情況下，可以與ADR391基準電壓源相配合，用于代替AD7091R。 該電路由一個輸入信號調(diào)理級、一個ADC級和一個輸出隔離級構(gòu)成。±10 V輸入信號由U1A運算放大器進行電平轉(zhuǎn)換和衰減，該運算放大器是雙通道AD8606的一半. 該運算放大器的輸出為0.1 V至2.4 V，與ADC的輸入范圍相匹配(0 V至2.5 V)，裕量為100 mV用于維持線性度。來自ADC的緩沖基準電壓(VREF =2.5 V)用于生成所需失調(diào)?？梢孕薷碾娮柚担赃m應(yīng)本電路筆記后面部分所述的其他常用輸入范圍。 該電路設(shè)計支持單電源供電。AD8606的最小額定輸出電壓為50 mV(2.7 V電源)和290 mV(5 V電源)，負載電流為10 mA，溫度范圍為?40°C至+125°C。在3.3 V電源、負載電流低于1 mA、溫度范圍更窄的情況下，保守估計最小輸出電壓為45 mV至60 mV。 考慮到器件的容差，最小輸出電壓(范圍下限)設(shè)為100 mV，以提供安全裕量。 輸出范圍的上限設(shè)為2.4 V，以便為ADC輸入端的正擺幅提供100 mV的裕量。 因此，輸入運算放大器的標稱輸出電壓范圍為0.1 V至2.4 V。 AD8606 (U1B)的另一半用于緩沖AD7091R(U3) ADC的內(nèi)部2.5 V基準電壓。 本應(yīng)用中選用AD8606的原因是該器件具有低失調(diào)電壓(最大值65μV)、低偏置電流(最大值1 pA)和低噪聲(最大值12 nV/√Hz)等特性。在3.3V電源下，功耗僅為9.2 mW。 運算放大器的輸出級后接一個單極點RC濾波器(R3/C9)，用于降低帶外噪聲。RC濾波器的截止頻率設(shè)為664 kHz?？商砑右粋€可選二階濾波器(R4、C10和R1、R2、C11)，以便在出現(xiàn)低頻工業(yè)噪聲的情況下，進一步降低濾波器截止頻率。在這類情況下，由于信號帶寬較小，因此可以降低AD7091R的采樣速率。 選擇AD7091R12位1 MSPS SAR ADC是因為其在3.3 V (1.2 mW)下的功耗超低，僅為349 A，顯著低于當前市場上競爭對手的任何ADC。AD7091R還內(nèi)置一個2.5 V的基準電壓源，其典型漂移為±4.5 ppm/oC。輸入帶寬為7.5 MHz，且高速串行接口兼容SPI。AD7091R采用小型10引腳MSOP封裝。 采用3.3 V電源供電時，該電路的總功耗(不包括ADuM5401隔離器)約為10.4 mW。 電流隔離由四通道數(shù)字隔離器ADuM5401(C級)提供。除了隔離輸出數(shù)據(jù)以外，ADuM5401還為該電路提供隔離3.3 V電源。除非需要隔離，否則電路正常運行時并不需要ADuM5401。ADuM5401四通道2.5 kV隔離器集成DC/DC轉(zhuǎn)換器，采用小型16引腳SOIC封裝。ADuM5401在7 MHz時鐘頻率下的功耗約為140mW。 AD7091R需要50 MHz的串行時鐘(SCLK)，方能實現(xiàn)1 MSPS的采樣速率。然而，ADuM5401(C級)隔離器的最大數(shù)據(jù)速率為25 Mbps，對應(yīng)的最大串行時鐘頻率為12.5 MHz。另外，SPI端口要求，SCLK的后沿將輸出數(shù)據(jù)驅(qū)動至處理器，因此，ADuM5401的總雙向傳播遲(最大值120 ns)將時鐘上限限制在1/120 ns = 8.3 MHz。 盡管AD7091R是一款12位ADC，但串行數(shù)據(jù)同樣被格式化為16位字，以便與處理器串行端口要求相兼容。因此，采樣周期TS包括AD7091R650 ns的轉(zhuǎn)換時間加上58 ns(數(shù)據(jù)手冊要求的額外時間，t1延遲+ tQUIET延遲)，再加上用于SPI接口數(shù)據(jù)傳輸?shù)?6個時鐘周期。 TS = 650 ns + 58 ns + 16 × 120 ns = 2628 ns fS = 1/TS = 1/2628 ns = 380 kSPS 為了提供安全裕量，建議將SCLK和采樣速率的最大值分別設(shè)為7 MHz和300 kSPS。數(shù)字SPI接口可以用12引腳且兼容Pmod的連接器(Digilent Pmod規(guī)格)連接到微處理器評估板。 電路設(shè)計 圖2所示電路可將?10 V至+10 V輸入信號衰減及電平轉(zhuǎn)換為0.1 V至2.4 V的ADC輸入范圍。 ? ? ? 圖2. 輸入電壓信號調(diào)理電路 ? 傳遞函數(shù)通過疊加原理求得： ? 增益、輸出失調(diào)和電阻值的計算 若輸入電壓范圍為±10 V，則計算如下。 ? 在實際電路中，為電阻R4和R5選擇了最接近現(xiàn)有標準的電阻值。所選值為R4 = 52.3 k?，R5 = 12 k?。注意，R1 = R4，R2 = R5。 如果仔細選擇這些值，因使用替代標準值電阻導(dǎo)致的總誤差可降至幾個百分點以下。然而，應(yīng)通過等式1來重新計算U1A運算放大器在±10 V輸入下的輸出，以確保維持所需裕量。 這類電路的絕對精度主要取決于電阻，因此，需要進行增益和失調(diào)校準，以消除因替代標準值電阻和電阻容差導(dǎo)致的誤差。 計算不同輸入范圍的電阻 對于±10 V以外的輸入范圍，可完成下列計算步驟。 ? 用等式2中定義的數(shù)值替換等式17和等式18中的R和R0，并求解兩個等式，得出R4/R6比值。 選擇電阻R6的值。通過R4/R6比值算出R4。得到R4和R6數(shù)值，通過等式2和R4/R6比值計算R5。通過等式16計算R2和R1。可適當選擇R1 = R4并計算R2。 電阻溫度系數(shù)對總誤差的影響 響公式1表明，輸出電壓與以下五個電阻相關(guān)：R1、R2、R4、R5和R6。TP1處的滿量程輸出電壓對這五個電阻中每個阻值的微小變化敏感，其靈敏度通過仿真程序計算。電路的輸入電壓為+10 V。計算得到的各靈敏度為SR1 = 0.19，SR2 = 0.19，SR4 = 0.39，SR5 = 0.11, SR6 = 0.50。假設(shè)各溫度系數(shù)以和方根(rss)方式組合，則采用100 ppm/°C電阻時，總滿量程漂移約為： 滿量程漂移 = =100 ppm/°C √(SR12 + SR22 + SR42 + SR52 + SR62) =100 ppm/°C √(0.192 + 0.192 + 0.392 + 0.112 + 0.502) = 69 ppm/°C 69 ppm/°C的滿量程漂移對應(yīng)于0.0069% FSR/°C。使用25 ppm/°C電阻可將漂移誤差降低至0.25 × 69 ppm/°C = 17 ppm/°C，或者0.0017% FSR/°C。 有源元件溫度系數(shù)對總誤差的影響 AD8606運算放大器和AD7091RADC的直流失調(diào)由校準程序消除。 ADC AD7091R內(nèi)置基準電壓源的失調(diào)漂移典型值為4.5 ppm/°C，最大值為25 ppm/°C。 AD8606運算放大器的失調(diào)漂移典型值為1 V/°C，最大值為4.5 V/°C。 U1A AD8606輸入導(dǎo)致的誤差以2.3 V輸出范圍為基準，因而為2 ppm/°C。U1B基準電壓緩沖器導(dǎo)致的誤差以2.5 V為基準，同樣約為2 ppm/°C。 總漂移誤差結(jié)如表1所概括。這些誤差不包括AD7091R的±1 LSB積分非線性誤差。 請注意，如果采用50 ppm/°C或100 ppm/°C電阻，則總漂移的最大來源是電阻漂移，有源元件產(chǎn)生的漂移可忽略。 ? 表1. 溫度漂移導(dǎo)致的誤差 誤差源 總誤差 電阻(1%, 100 ppm/°C) ±0.0069% FSR/°C AD7091R (?VVREF/?T = 25 ppm/°C) ±0.0025% FSR/°C AD8606, U1A (?VOS/?T= 4.5 μV/°C), 2? ppm/°C, Referenced to 2.3 V ±0.0002% FSR/°C AD8606, U1B (?VOS/?T= 4.5 μV/°C), 2? ppm/°C, Referenced to 2.5 V ±0.0002% FSR/°C 總FSR誤差溫度系數(shù) (100 ppm/°C 電阻) ±0.0098% FSR/°C Total % FSR Error for ?T=±10°C (100 ppm/°C?電阻) ±0.098% FSR Total % FSR Error for ?T=±10°C (25 ppm/°C?電阻) ±0.046% FSR 兩點校準前后的測試數(shù)據(jù) 為了執(zhí)行兩點校準，先向輸入端施加?10 V的電流，并將ADC輸出代碼記為Code_1。然后，向輸入端施加+10 V的電流，再將ADC輸出代碼記為Code_2。增益系數(shù)通過下式計算 ? ? 通過比較使用元件標稱值計算得到的理想傳遞函數(shù)和未校準實際電路傳遞函數(shù)，可以得到校準前的誤差。實測電路所用電阻的容差為±1%。測試結(jié)果不包括溫度變化。 圖3中所示為環(huán)境溫度下校準前后的百分比誤差(FSR)測試結(jié)果。如圖所示，校準前的最大誤差約為0.23% FSR。校準后，誤差降至±0.03% FSR，大致相當于ADC的1 LSB誤差。 ? ? ? 圖3. 室溫校準前后的電路測試誤差 PCB布局考慮 在任何注重精度的電路中，必須仔細考慮電路板上的電源和接地回路布局。PCB應(yīng)盡可能隔離數(shù)字部分和模擬部分。該系統(tǒng)的PCB采用簡單的雙層板堆疊而成，但采用4層板可以得到更好的EMS性能。有關(guān)布局和接地的信息，請參見MT-031 指南；有關(guān)去耦技術(shù)的信息，請參見MT-101 指南。AD8606的電源應(yīng)當用10 F和0.1 F電容去耦，以適當抑制噪聲并減小紋波。這些電容應(yīng)盡可能靠近相應(yīng)器件，0.1 F電容應(yīng)具有低ESR值。對于所有高頻去耦，建議使用陶瓷電容。電源走線應(yīng)盡可能寬，以提供低阻抗路徑，并減小電源線路上的毛刺效應(yīng)。 ADuM5401isoPower集成式DC/DC轉(zhuǎn)換器要求在輸入和輸出電源引腳上進行電源旁路。請注意，引腳1與引腳2以及引腳15和引腳16之間需要低ESR旁路電容，這些電容應(yīng)盡可能靠近芯片焊盤。為了抑制噪聲并降低紋波，至少需要并聯(lián)兩個電容。針對VDD1和VISO，推薦的電容值是0.1 ?F和10 ?F。較小的電容必須具有低ESR，建議使用陶瓷電容。低ESR電容末端到輸入電源引腳的走線總長不得超過2 mm。如果旁路電容的走線長度超過2 mm，可能會破壞數(shù)據(jù)。考慮在引腳1與引腳8及引腳9與引腳16之間實現(xiàn)旁路，除非兩個公共地引腳靠近封裝連在一起。有關(guān)更多信息，請參見ADuM5401數(shù)據(jù)手冊。 ? 有關(guān)完整文檔包，包括原理圖、電路板布局和物料清單(BOM)，請參考www.analog.com/CN0335-DesignSupport。 高電壓能力 這款PCB依據(jù)2500 V基本絕緣規(guī)范而設(shè)計。不建議進行2500 V以上的高電壓測試。在高電壓下使用該評估板時必須謹慎，而且不得依賴該PCB來實現(xiàn)安全功能，因為它未經(jīng)過高電位測試(也稱為高壓測試或耐壓絕緣測試)，也未通過安全認證。 CN0335 12位、300 kSPS、單電源、完全隔離式數(shù)據(jù)采集系統(tǒng)，用于±10 V輸入 圖1所示電路是只采用了三個有源器件的完全隔離式12位、300 kSPS數(shù)據(jù)采集系統(tǒng)。 該系統(tǒng)采用3.3 V單電源供電，可處理±10 V輸入信號。室溫校準后，在±10°C溫度變化范圍內(nèi)的總誤差不超過±0.1% FSR，是各種工業(yè)測量應(yīng)用的理想之選。 該電路的小巧尺寸使得該組合成為業(yè)界領(lǐng)先的數(shù)據(jù)采集系統(tǒng)解決方案，在這種系統(tǒng)中精度、速度、成本和尺寸極為關(guān)鍵。數(shù)據(jù)和電源相互隔離，因而該電路具有出色的高電壓耐受性，同時還能有效避免惡劣工業(yè)環(huán)境下常見的接地環(huán)路干擾問題。 ? ? ? 圖1. ±10 V隔離式單電源數(shù)據(jù)采集系統(tǒng)(未顯示所有連接和去耦) CN0335 The circuit shown in Figure 1 is a completely isolated 12-bit, 300 kSPS data acquisition system utilizing only three active devices.

The s

• 工業(yè)級信號調(diào)理
• 單電源
• 完全隔離

(analog)