基于FPGA的浮點(diǎn)數(shù)據(jù)格式和高效的多輸入浮點(diǎn)乘法器結(jié)構(gòu)設(shè)計(jì)

近年來，隨著FPGA的發(fā)展．以及相應(yīng)EDA開發(fā)軟件的成熟，在FPGA上進(jìn)行數(shù)字信號處理的方法正顯示出巨大的優(yōu)勢，特別是隨著高密度、高速度FPGA器件的...

2018-07-18 標(biāo)簽：FPGA乘法器 2233 0

深入淺出玩轉(zhuǎn)FPGA視頻：乘法器設(shè)計(jì)實(shí)驗(yàn)

乘法器不僅作為乘法、除法、乘方和開方等模擬運(yùn)算的主要基本單元，而且還廣泛用于電子通信系統(tǒng)作為調(diào)制、解調(diào)、混頻、鑒相和自動增益控制；另外還可用于濾波、波形...

2019-12-17 標(biāo)簽：fpga通信系統(tǒng)乘法器 2206 0

如何利用xilinx器件中LUT的結(jié)構(gòu)特征設(shè)計(jì)乘法器呢？

卷積占據(jù)了CNN網(wǎng)絡(luò)中絕大部分運(yùn)算，進(jìn)行乘法運(yùn)算通常都是使用FPGA中的DSP，這樣算力就受到了器件中DSP資源的限制。

2024-01-19 標(biāo)簽：dsp移位寄存器鎖存器 2163 0

基于EPF10K100EQ 240-132和Booth編碼實(shí)現(xiàn)位浮點(diǎn)陣列乘法器的設(shè)計(jì)

隨著計(jì)算機(jī)和信息技術(shù)的快速發(fā)展， 人們對微處理器的性能要求越來越高。乘法器完成一次乘法操作的周期基本上決定了微處理器的主頻， 因此高性能的乘法器是現(xiàn)代微...

2020-11-06 標(biāo)簽：計(jì)算機(jī)微處理器乘法器 2161 0

FPGA視頻教程：BJ-EPM240學(xué)習(xí)板-乘法器設(shè)計(jì)實(shí)驗(yàn)

乘法器可以通過使用一系列計(jì)算機(jī)算數(shù)技術(shù)來實(shí)現(xiàn)。乘法器不僅作為乘法、除法、乘方和開方等模擬運(yùn)算的主要基本單元，而且還廣泛用于電子通信系統(tǒng)作為調(diào)制、解調(diào)、混...

2019-12-11 標(biāo)簽：fpga計(jì)算機(jī)乘法器 2144 0

時序約束怎么用？時序約束到底是要干嘛？

很多小伙伴開始學(xué)習(xí)時序約束的時候第一個疑惑就是標(biāo)題，有的人可能會疑惑很久。不明白時序約束是什么作用，更不明白怎么用。

2023-06-28 標(biāo)簽：嵌入式系統(tǒng)乘法器觸發(fā)器 2128 0

基于DSP48E1的FIR濾波器設(shè)計(jì)

在數(shù)字信號處理中為了保證時延穩(wěn)定性以及節(jié)省乘法器，通常使用對稱系數(shù)的濾波器。

2023-06-02 標(biāo)簽：濾波器數(shù)字信號處理FIR 2055 0

FPGA數(shù)字信號處理-AM調(diào)制的實(shí)現(xiàn)

看到這個式子，首先肯定要產(chǎn)生兩個頻率不同的余弦波cos(w0t)，cos（wct）。立馬想到調(diào)用系統(tǒng)自帶的DDS IP核來實(shí)現(xiàn)，這是最簡單的方法。

2023-10-17 標(biāo)簽：fpga數(shù)字信號處理DDS 2054 0

聊聊連續(xù)時間的傅里葉分析

根據(jù)時域信號的表現(xiàn)的不同特點(diǎn)（連續(xù)或離散，周期或非周期），傅里葉分析有不同的類型，不同的叫法以示區(qū)別，如圖1所示。

2023-06-11 標(biāo)簽：接收器乘法器傅里葉變換 1860 0

簡易AM信號調(diào)制的FPGA實(shí)現(xiàn)過程簡單講解

首先，為什么是AM信號的調(diào)制過程，是因?yàn)樵诙虝r間情況下，AM信號的實(shí)現(xiàn)相對簡單，而且上述提到的幾個模塊都可以得到使用和驗(yàn)證。

2023-06-20 標(biāo)簽：fpgaROMDDS 1661 0

Verilog FFT設(shè)計(jì)方案

FFT（Fast Fourier Transform），快速傅立葉變換，是一種 DFT（離散傅里葉變換）的高效算法。在以時頻變換分析為基礎(chǔ)的數(shù)字處理方法...

2023-06-01 標(biāo)簽：正弦波FFT乘法器 1617 0

乘法器的Verilog HDL實(shí)現(xiàn)方案

兩個N位二進(jìn)制數(shù)x、y的乘積用簡單的方法計(jì)算就是利用移位操作來實(shí)現(xiàn)。

2023-06-21 標(biāo)簽：FPGA設(shè)計(jì)HDL乘法器 1567 0

基于FPGA的高效乘法器

乘數(shù)為1時需要左移的位數(shù)與數(shù)據(jù)位的權(quán)重其實(shí)有關(guān)，但是FPGA實(shí)現(xiàn)這樣的運(yùn)算并不算特別簡單，還能不能簡化？

2024-03-08 標(biāo)簽：FPGA寄存器乘法器 1501 0

如何用LUT做一個可動態(tài)配置的卷積核呢？

由于卷積核數(shù)據(jù)在計(jì)算過程中保持不變，更新較慢。這樣就可以利用LUT來存儲權(quán)重并同時進(jìn)行乘法運(yùn)算。

2023-11-06 標(biāo)簽：dspfpga神經(jīng)網(wǎng)絡(luò) 1255 0

FPGA浮點(diǎn)IP內(nèi)核究竟有哪些優(yōu)勢呢？

最近出現(xiàn)的 FPGA設(shè)計(jì)工具和 IP有效減少了計(jì)算占用的資源，大大簡化了浮點(diǎn)數(shù)據(jù)通路的實(shí)現(xiàn)。而且，與數(shù)字信號處理器不同

2023-09-25 標(biāo)簽：dspFPGA設(shè)計(jì)乘法器 1180 0

Alpha半透明圖形疊加算法Matlab+Verilog的設(shè)計(jì)實(shí)現(xiàn)

Alpha通道是一個8位的灰度通道，該通道用256級灰度來記錄圖像中的透明度信息，定義透明、不透明和半透明區(qū)域，其中黑表示全透明，白表示不透明，灰表示半...

2024-05-01 標(biāo)簽：matlabRGB乘法器 1140 0