使用MM32-Link MINI對(duì)MM32G0001恢復(fù)出廠設(shè)置

工程師在開(kāi)發(fā)產(chǎn)品的過(guò)程中使用調(diào)試仿真工具下載程序，用于調(diào)試程序是否按預(yù)期的業(yè)務(wù)邏輯實(shí)現(xiàn)了產(chǎn)品功能，但在開(kāi)發(fā)過(guò)程中可能會(huì)遇到一些特殊情況需要對(duì)MCU恢復(fù)出廠設(shè)置。

2023-10-13 標(biāo)簽：mcu仿真器上位機(jī) 3599 0

基于長(zhǎng)線列紅外焦平面探測(cè)器冷箱組件開(kāi)展焦面熱應(yīng)力變形研究

隨著紅外焦平面探測(cè)器陣列規(guī)模的不斷擴(kuò)大，由多層結(jié)構(gòu)低溫?zé)崾湫巫儗?dǎo)致的杜瓦可靠性問(wèn)題愈發(fā)突出，對(duì)焦面低溫形變的定量化表征需求越來(lái)越迫切。

2023-10-13 標(biāo)簽：CCD仿真器SiC 1879 0

消除前饋通道的Miller補(bǔ)償：電流跟隨器結(jié)構(gòu)

常規(guī)Miller補(bǔ)償結(jié)構(gòu)，將Cc跨接在M2的G、D之間，會(huì)引入一條前饋通路，從而引入一個(gè)RHP（右半平面）的零點(diǎn)。

2023-10-12 標(biāo)簽：CMOSmatlab仿真器 3585 0

國(guó)產(chǎn)DSP教學(xué)實(shí)驗(yàn)箱：LCD圖片顯示實(shí)驗(yàn)（工具轉(zhuǎn)換圖片）

本實(shí)驗(yàn)的目的是學(xué)習(xí)使用工具轉(zhuǎn)換圖像數(shù)據(jù)的方法，并實(shí)現(xiàn)LCD圖像數(shù)據(jù)的顯示。

2023-10-11 標(biāo)簽：驅(qū)動(dòng)器寄存器仿真器 1289 0

如何使用Hermes平臺(tái)的X3D實(shí)現(xiàn)對(duì)封裝走線的RLGC提取呢？

在封裝的SI/PI設(shè)計(jì)中，走線的RLGC參數(shù)是常用的評(píng)估指標(biāo)。芯和Hermes X3D是基于矩量法的準(zhǔn)靜態(tài)電磁場(chǎng)仿真求解器

2023-10-10 標(biāo)簽：仿真器LayoutRLGC 1247 0

仿真測(cè)試3：分頻、奇數(shù)、偶數(shù)

通過(guò)一個(gè)標(biāo)志信號(hào)作為偶6分頻的工作時(shí)鐘（可靠，常用）

2023-10-10 標(biāo)簽：fpga寄存器晶振 631 0

仿真測(cè)試2：全加器（模塊調(diào)用）

做任何模塊前，要確定輸入輸出端口有哪些，有一個(gè)整體的概念；方便以后模塊調(diào)用；

2023-10-10 標(biāo)簽：仿真器RTL全加器 1000 0

仿真測(cè)試1：半加器

做任何模塊前，要確定輸入輸出端口有哪些，有一個(gè)整體的概念；方便以后模塊調(diào)用；

2023-10-10 標(biāo)簽：EDA工具仿真器RTL 1905 0

Questasim與Visualizer的livesim仿真如何啟動(dòng)呢？

Live-Simulation (live-sim)模式允許Visualizer調(diào)試環(huán)境與Questasim進(jìn)行交互操作，此模式將Visualizer ...

2023-10-10 標(biāo)簽：仿真器RTLGUI 970 0

pipeline高端玩法—看下FlushNext的用法

在Stage里，有關(guān)flushNext提供的API有

2023-10-08 標(biāo)簽：處理器仿真器Pipeline 1048 0

UVM消息打印機(jī)制打印的時(shí)間跟波形時(shí)間不一樣是怎么回事呢？

前面討論過(guò)$time和$realtime顯示時(shí)間時(shí)，log信息中顯示的時(shí)間會(huì)跟仿真波形不一致，有一些差異

2023-10-07 標(biāo)簽：處理器仿真器UVM 3820 0

介紹幾種嵌入式開(kāi)發(fā)中常見(jiàn)的調(diào)試接口和仿真器

JTAG（Joint Test Action Group，聯(lián)合測(cè)試行動(dòng)小組）是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議（IEEE 1149.1兼容），主要用于芯片內(nèi)部測(cè)試。...

2023-10-07 標(biāo)簽：嵌入式USB接口仿真器 2067 0

TI、DSP燒寫(xiě)方法介紹

由于 TI 的 DSP 燒寫(xiě)要比單片機(jī)略微復(fù)雜，很多客戶對(duì)燒寫(xiě)不是很熟悉，所以我們將燒寫(xiě)方法做一個(gè)簡(jiǎn)單的介紹。DSP 一般采用的是在線燒寫(xiě)方法，即在電路...

2023-10-07 標(biāo)簽：dspti仿真器 2046 0

FPGA排序-冒泡排序(Verilog版)介紹

仍然以8個(gè)8bit的數(shù)為例來(lái)介紹冒泡排序，因此數(shù)據(jù)的輸入和輸出位寬均為64bit(8*8bit)，使用valid信號(hào)來(lái)標(biāo)識(shí)數(shù)據(jù)有效，整個(gè)實(shí)現(xiàn)采用流水線的方式。

2023-10-07 標(biāo)簽：fpga仿真器 3180 0

什么是PDK？它有何作用？

大家都知道，芯片設(shè)計(jì)和生產(chǎn)是一個(gè)非常復(fù)雜的過(guò)程。光一臺(tái)生產(chǎn)芯片的光刻機(jī)就包含了約10萬(wàn)個(gè)零部件。

2023-10-07 標(biāo)簽：TSMCEDA工具芯片設(shè)計(jì) 2.7萬(wàn) 0

systemverilog：logic比reg更有優(yōu)勢(shì)？

在systemverilog協(xié)議中，logic定義四態(tài)值，即向量（vector）的每個(gè)位（bit）可以是邏輯0, 1, Z或X，與verilog協(xié)議中的...

2023-09-28 標(biāo)簽：驅(qū)動(dòng)器仿真器RTL 2814 0

vscode運(yùn)行qemu-vexpress-a9 qemu仿真環(huán)境F5后報(bào)錯(cuò)處理方法

修改.vscode下launch.json中qemu debug為qemu simulator，preLaunchTask為調(diào)試前的任務(wù)執(zhí)行，找task...

2023-09-28 標(biāo)簽：仿真器Ubuntu系統(tǒng)qemu 1454 0

如何脫離Vivado建立單獨(dú)仿真環(huán)境軟件呢？

FPGA項(xiàng)目開(kāi)發(fā)的過(guò)程中，需要完成設(shè)計(jì)代碼開(kāi)發(fā)、驗(yàn)證環(huán)境搭建、仿真分析、板級(jí)驗(yàn)證等操作，在這個(gè)過(guò)程中，許多操作雖然必不可少但是步驟是重復(fù)的。

2023-09-27 標(biāo)簽：fpgaFPGA設(shè)計(jì)仿真 1720 0