圣誕燈序列波形發(fā)生器和計(jì)數(shù)器電路

當(dāng)電子學(xué)生或業(yè)余愛(ài)好者的想法轉(zhuǎn)向?yàn)樗麄兊募易鲆粋€(gè)圣誕節(jié)電路時(shí)，圣誕節(jié)即將到來(lái)并且是一年中的那個(gè)時(shí)間，特別是閃爍幾盞燈。市場(chǎng)上的許多電路和套件可以定期，隨...

2019-06-26 標(biāo)簽：電路電壓計(jì)數(shù)器 3608 0

計(jì)算機(jī)中的負(fù)數(shù)要用補(bǔ)碼來(lái)表示？

一個(gè)數(shù)在計(jì)算中的二進(jìn)制表示形式，叫做這個(gè)數(shù)的機(jī)器數(shù)，機(jī)器數(shù)是帶符號(hào)的，正數(shù)為0，負(fù)數(shù)為1。

2023-03-30 標(biāo)簽：二進(jìn)制計(jì)算機(jī)十進(jìn)制 3531 0

二進(jìn)制數(shù)據(jù)及取值范圍的計(jì)算方法

本文介紹二進(jìn)制數(shù)據(jù)的相關(guān)知識(shí)，如定義、取值范圍計(jì)算、轉(zhuǎn)換為十進(jìn)制的方法以及一些常見(jiàn)位數(shù)的二進(jìn)制數(shù)據(jù)的取值范圍等。

2023-11-08 標(biāo)簽：單片機(jī)二進(jìn)制十進(jìn)制 3463 0

十進(jìn)制、十六進(jìn)制和二進(jìn)制數(shù)制的區(qū)別

計(jì)算機(jī)內(nèi)部一般也是8位的倍數(shù)（8位= 1字節(jié)），所以每個(gè)字節(jié)可以方便地用2個(gè)十六進(jìn)制數(shù)字表示。對(duì)于工程師來(lái)說(shuō)，這比長(zhǎng)的二進(jìn)制數(shù)字序列更容易處理，但是計(jì)算...

2023-11-28 標(biāo)簽：二進(jìn)制計(jì)算機(jī)晶體管 2994 0

不同的進(jìn)制系統(tǒng)之間如何相互轉(zhuǎn)換

二進(jìn)制、八進(jìn)制、十進(jìn)制、十六進(jìn)制是四種常見(jiàn)的進(jìn)制系統(tǒng)，它們分別使用2、8、10、16個(gè)不同的符號(hào)來(lái)表示數(shù)值。

2023-11-10 標(biāo)簽：二進(jìn)制計(jì)算機(jī)十進(jìn)制 2483 0

VCD內(nèi)部解剖詳述

VCD(ValueChange Dump)** 是用ASCII記錄了被選擇信號(hào)在仿真過(guò)程中的變化情況,同時(shí)還記錄了一些測(cè)試向量生成時(shí)的仿真信息

2023-11-07 標(biāo)簽：VCD仿真器十進(jìn)制 1952 0

Verilog除法器設(shè)計(jì)

取被除數(shù)的高幾位數(shù)據(jù)，位寬和除數(shù)相同（實(shí)例中是 3bit 數(shù)據(jù)）。

2023-03-27 標(biāo)簽：數(shù)據(jù)流水線Verilog 1108 0

淺談內(nèi)核負(fù)載計(jì)算中的基本原理及方法論實(shí)踐

linux 內(nèi)核有一套對(duì)系統(tǒng)負(fù)載的衡量算法，其底層使用的是指數(shù)衰退算法。

2023-11-22 標(biāo)簽：二進(jìn)制十進(jìn)制FPU 982 0

為什么signed_vector的-128結(jié)果中間有很多空格？

相信各位小伙伴，都能理解該仿真結(jié)果的產(chǎn)生，但是可能有的小伙伴會(huì)有疑問(wèn)，為什么signed_vector的-128結(jié)果中間有很多空格？你真的仔細(xì)，先為你豎...

2023-09-02 標(biāo)簽：二進(jìn)制仿真器十進(jìn)制 732 0