一文搞懂SPI通信協(xié)議

SPI是Serial Peripheral Interface的簡稱，是由Motorola公司推出的一種高速、全雙工的總線協(xié)議，可以實現(xiàn)一對一、一對多芯片通信。

2023-03-23 標(biāo)簽：通信協(xié)議SPI時鐘信號 3082 0

介紹FPGA設(shè)計中時序分析的一些基本概念

時鐘的時序特性主要分為抖動(Jitter)、偏移(Skew)、占空比失真(Duty Cycle Distortion)3點。

2023-03-16 標(biāo)簽：FPGA設(shè)計RAM時序分析 2328 0

說說I2C速度以及高速模式的內(nèi)容

I2C，也叫IIC，是Inter Integrated Circuit的縮寫。

2023-03-13 標(biāo)簽：通信協(xié)議IIC電流源 5698 0

編寫一個創(chuàng)建模塊dut實例的測試平臺

編寫一個創(chuàng)建模塊dut實例（具有任何實例名稱）的測試平臺，并創(chuàng)建一個時鐘信號來驅(qū)動模塊的clk輸入。時鐘周期為 10 ps。時鐘應(yīng)初始化為零，其第一個轉(zhuǎn)...

2023-03-13 標(biāo)簽：VerilogHDL時鐘信號 1649 0

什么是DFT友好的功能ECO呢？

DFT是確保芯片在制造過程中具有可測試性的一種技術(shù)。DFT友好的ECO是指在進行ECO時， 不會破壞芯片的DFT功能或降低DFT覆蓋率的設(shè)計方法。

2023-03-06 標(biāo)簽：寄存器EDA工具DFT 2792 0

AD9545輸入端與輸出端信號延遲問題解析

目前使用AD9545方案，備注：1PPS_IN為上升沿500ms的1HZ的時鐘信號，Rise time 160us左右，

2023-03-08 標(biāo)簽：寄存器PPS時鐘信號 2198 0

信號完整性分析中的時序設(shè)計需要考慮什么？

信號的時序要求就是數(shù)據(jù)信號與其對應(yīng)的時鐘信號保持某種同步關(guān)系。數(shù)據(jù)的采樣同樣依賴于某特定的時鐘，由于信號邊沿頻譜高最容易受干擾，因此在采樣時鐘對數(shù)據(jù)信號...

2023-03-08 標(biāo)簽：PCB設(shè)計emc高速電路 2427 0

什么是眼圖？眼圖是怎么形成的？

眼圖，是由于示波器的余輝作用，將掃描所得的每一個碼元波形重疊在一起，從而形成眼圖。

2023-02-28 標(biāo)簽：pcb濾波器示波器 3717 0

一文詳解STM32的時鐘系統(tǒng)

時鐘信號推動單片機內(nèi)各個部分執(zhí)行相應(yīng)的指令，時鐘就像人的心跳一樣。

2023-02-24 標(biāo)簽：單片機STM32時鐘樹 4394 0

一文簡析插值法幀同步

同步方式：具有搜索、校驗、同步三種狀態(tài)：幀長、幀同步字、搜索容錯位數(shù)、校核容錯位數(shù)、同步容錯位數(shù)可通過修改程序參數(shù)快速設(shè)置。

2023-02-10 標(biāo)簽：接收器FPGA芯片時鐘信號 1050 0

淺談PCB關(guān)鍵信號的布線要求

在PCB布線規(guī)則中，有一條“關(guān)鍵信號線優(yōu)先”的原則，即電源、摸擬信號、高速信號、時鐘信號、差分信號和同步信號等關(guān)鍵信號優(yōu)先布線。

2023-01-13 標(biāo)簽：pcb模擬信號時鐘信號 2110 0

內(nèi)置片內(nèi)采樣保持電路的模數(shù)轉(zhuǎn)換器AD9653

AD9653是一款4通道、16位、125 MSPS模數(shù)轉(zhuǎn)換器(ADC)，內(nèi)置片內(nèi)采樣保持電路，專門針對低成本、低功耗、小尺寸和易用性而設(shè)計。

2022-11-24 標(biāo)簽：MSPS模數(shù)轉(zhuǎn)換器電源供電 1748 0

元器件布局的規(guī)則

鍵信號線優(yōu)先：摸擬小信號、高速信號、時鐘信號和同步信號等關(guān)鍵信號優(yōu)先布線

2022-11-01 標(biāo)簽：元器件emc時鐘信號 4562 0

SerDes的基本結(jié)構(gòu)

FPGA發(fā)展到今天，SerDes(Serializer-Deserializer)基本上是標(biāo)配了。

2022-10-31 標(biāo)簽：接口觸發(fā)器SerDes 2264 0

時鐘設(shè)計技巧

時鐘信號在很大程度上決定了整個設(shè)計的性能和可靠性，盡量避免使用FPGA內(nèi)部邏輯產(chǎn)生的時鐘，因為它很容易導(dǎo)致功能或時序出現(xiàn)問題。內(nèi)部邏輯（組合邏輯）產(chǎn)生的...

2022-10-26 標(biāo)簽：fpgapll時鐘信號 1532 0

時序分析中的一些基本概念

時序分析是FPGA設(shè)計中永恒的話題，也是FPGA開發(fā)人員設(shè)計進階的必由之路。慢慢來，先介紹時序分析中的一些基本概念。

2022-10-21 標(biāo)簽：fpga時序分析時鐘信號 2664 0

啟用負(fù)時序檢查的步驟

檢查時序窗口的穩(wěn)定性，包括：setup、hold、setuphold、recovery、removal和recrem。

2022-10-19 標(biāo)簽：寄存器VCS時鐘信號 7215 0

多諧振動器是一種產(chǎn)生什么的電路

多諧振動器是一種產(chǎn)生什么的電路 多諧振蕩器是一種能產(chǎn)生矩形波的自激振蕩器，也稱矩形波發(fā)生器。多諧振動器在接通電源后，不需要外加脈沖就能自動產(chǎn)生矩形脈沖。...

2022-10-12 標(biāo)簽：電路振蕩器時鐘信號 2458 0

關(guān)鍵信號為什么不能靠近電路板邊緣進行PCB布線呢

在PCB設(shè)計過程中，有一項重要的任務(wù)是從發(fā)射和抗擾度這兩個角度去分辨哪些是關(guān)鍵信號。

2022-10-11 標(biāo)簽：PCB板連接器emc 2264 0