完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 設(shè)計(jì)
設(shè)計(jì)是 把一種設(shè)想 通過合理的規(guī)劃 周密的計(jì)劃 通過各種感覺形式傳達(dá)出來的過程。人類通過勞動(dòng)改造世界,創(chuàng)造文明,創(chuàng)造物質(zhì)財(cái)富和精神財(cái)富,而最基礎(chǔ)、最主要的創(chuàng)造活動(dòng)是造物。設(shè)計(jì)便是造物活動(dòng)進(jìn)行預(yù)先的計(jì)劃,可以把任何造物活動(dòng)的計(jì)劃技術(shù)和計(jì)劃過程理解為設(shè)計(jì)。
文章:346個(gè) 瀏覽:70446次 帖子:220個(gè)
利用DSP48E2 Slice中的寬MUX產(chǎn)品反饋
了解如何為UltraScale +設(shè)計(jì)添加額外的安全級(jí)別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
2018-11-27 標(biāo)簽:賽靈思功耗設(shè)計(jì) 3025 0
這可以幫助教師獲得授課靈感,讓學(xué)生更好地學(xué)習(xí)編程,也能夠幫助初創(chuàng)公司設(shè)計(jì)和發(fā)展其產(chǎn)品。我們與客戶緊密合作,通過將其產(chǎn)品投放于我們的分銷渠道中,幫助大家優(yōu)...
2019-08-05 標(biāo)簽:研發(fā)設(shè)計(jì)創(chuàng)客 2793 0
調(diào)節(jié)2in1寬高比設(shè)計(jì)屏幕的技巧
Luke Wroblewski提供了一些關(guān)于如何為不斷增加的寬高比設(shè)計(jì)屏幕的一些很好的技巧。
2018-11-01 標(biāo)簽:筆記本電腦intel設(shè)計(jì) 2785 0
Vivado Design Suite設(shè)計(jì)套件的UltraFast設(shè)計(jì)方法的介紹
UltraFast設(shè)計(jì)方法對(duì)您在Vivado Design Suite中的成功至關(guān)重要。 介紹UltraFast for Vivado并了解可用的材料...
2018-11-20 標(biāo)簽:賽靈思設(shè)計(jì)design 2719 0
數(shù)字設(shè)計(jì)FPGA應(yīng)用:時(shí)鐘同步狀態(tài)機(jī)及其設(shè)計(jì)流程
狀態(tài)機(jī)可歸納為4個(gè)要素,即現(xiàn)態(tài)、條件、動(dòng)作、次態(tài)。這樣的歸納,主要是出于對(duì)狀態(tài)機(jī)的內(nèi)在因果關(guān)系的考慮?!艾F(xiàn)態(tài)”和“條件”是因,“動(dòng)作”和“次態(tài)”是果。
2019-12-04 標(biāo)簽:fpga設(shè)計(jì)狀態(tài)機(jī) 2693 0
使用設(shè)計(jì)可以更快,更輕松地填寫在線表單,并且更加用戶友好。 Luke Wroblewski提供了一些提示和技巧,讓您的用戶的生活更輕松.
2018-11-15 標(biāo)簽:intel設(shè)計(jì)技巧 2624 0
正點(diǎn)原子FPGA之基礎(chǔ)外設(shè):程序設(shè)計(jì)
正點(diǎn)原子FPGA開發(fā)板配套視頻
2019-09-06 標(biāo)簽:fpga設(shè)計(jì)程序 2462 0
了解如何為UltraScale +設(shè)計(jì)添加額外的安全級(jí)別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
2018-11-29 標(biāo)簽:賽靈思功耗設(shè)計(jì) 2397 0
EC2 F1實(shí)例的設(shè)計(jì)流程與SDAccel優(yōu)勢(shì)的介紹
觀看此視頻,了解EC2 F1實(shí)例的開發(fā)人員設(shè)計(jì)流程概述。 了解SDAccel的優(yōu)勢(shì),包括標(biāo)準(zhǔn)OpenCL API及其與優(yōu)化RTL內(nèi)核的兼容性。
2018-11-21 標(biāo)簽:賽靈思api設(shè)計(jì) 2271 0
UltraScale+器件設(shè)計(jì)的科學(xué)成果分享
加入Xilinx技術(shù)營銷工程師Eric Crabill,他分享了我們商用UltraScale +器件設(shè)計(jì)中應(yīng)用的科學(xué)成果,該器件具有出色的可靠性,可用性...
2018-11-21 標(biāo)簽:賽靈思設(shè)計(jì)器件 2253 0
有時(shí)在雷暴期間測(cè)量我們與閃電之間的距離非常有用。這種測(cè)量可以了解雷暴是接近還是遠(yuǎn)離。計(jì)算可以手動(dòng)完成,也可以使用計(jì)時(shí)器完成,但我們想構(gòu)建一個(gè)簡單的電子電...
2022-07-28 標(biāo)簽:傳感器設(shè)計(jì)電子電路 2198 0
本集討論了具有高投資回報(bào)率的用法類型,以及如何以及為什么要優(yōu)先使用幫助用法。
2018-11-13 標(biāo)簽:intel設(shè)計(jì) 2154 0
了解如何為UltraScale +設(shè)計(jì)添加額外的安全級(jí)別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
2018-11-26 標(biāo)簽:賽靈思功耗設(shè)計(jì) 2141 0
了解如何為UltraScale +設(shè)計(jì)添加額外的安全級(jí)別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
2018-11-27 標(biāo)簽:賽靈思功耗設(shè)計(jì) 2129 0
四攝像頭環(huán)繞視圖的Xilinx目標(biāo)設(shè)計(jì)平臺(tái)的演示
高級(jí)系統(tǒng)架構(gòu)師Paul Zoratti演示了針對(duì)四攝像頭環(huán)繞視圖的Xilinx目標(biāo)設(shè)計(jì)平臺(tái)。
2018-11-27 標(biāo)簽:賽靈思攝像頭設(shè)計(jì) 2096 0
了解如何為UltraScale +設(shè)計(jì)添加額外的安全級(jí)別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
2018-11-26 標(biāo)簽:賽靈思功耗設(shè)計(jì) 2065 0
如何使用純模式或組件模式進(jìn)行設(shè)計(jì)
了解SelectIO體系結(jié)構(gòu)的詳細(xì)信息,包括使用純模式或組件模式以及如何開始使用純模式或組件模式進(jìn)行設(shè)計(jì)。 該視頻還介紹了高速SelectIO向?qū)У谋?..
2018-11-27 標(biāo)簽:賽靈思設(shè)計(jì) 1905 0
數(shù)字設(shè)計(jì)FPGA應(yīng)用:按鍵掃描設(shè)計(jì)
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線,全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語言及VIVADO的應(yīng)用,并循序漸進(jìn)...
2019-12-05 標(biāo)簽:fpga設(shè)計(jì)按鍵 1852 0
在異步設(shè)計(jì)中,完全避免亞穩(wěn)態(tài)是不可能的。因此,設(shè)計(jì)的基本思路應(yīng)該是:首先盡可能減少出現(xiàn)亞穩(wěn)態(tài)的可能性,其次是盡可能減少出現(xiàn)亞穩(wěn)態(tài)并給系統(tǒng)帶來危害的可能性。
2019-11-18 標(biāo)簽:fpga設(shè)計(jì)異步 1790 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |