基于BCJR算法的MAP譯碼器嵌入式系統(tǒng)的應(yīng)用設(shè)計(jì)

在無(wú)線通信系統(tǒng)中，可靠的數(shù)據(jù)傳輸是一個(gè)非常重要的論題。Turbo編碼得到逼近香農(nóng)限的譯碼性能，成為研究和應(yīng)用的熱點(diǎn)。Turbo碼的譯碼采用迭代運(yùn)算的方式...

2020-12-08 標(biāo)簽：嵌入式存儲(chǔ)器譯碼器 3565 0

基于SPGD控制算法自適應(yīng)光學(xué)系統(tǒng)的偽隨機(jī)序列的設(shè)計(jì)與要求

隨機(jī)序列是一組滿足特定統(tǒng)計(jì)學(xué)規(guī)律的數(shù)據(jù)，在信號(hào)理論分析中應(yīng)用非常普遍。由于 精確的隨機(jī)序列生成方法較為復(fù)雜，產(chǎn)生的隨機(jī)序列不具有可重復(fù)性等特點(diǎn)，在很多應(yīng)...

2019-07-24 標(biāo)簽：fpga集成電路譯碼器 3486 0

低功耗24位立體聲編譯碼器ADAU1781的主要特性及應(yīng)用

ADI公司的ADAU1781是低功耗24位立體聲編譯碼器，Sigma的DSP音頻處理核，低噪聲DAC和ADC支持采樣速率從8kHz到96kHz，揚(yáng)聲器能...

2021-03-18 標(biāo)簽：放大器譯碼器低功耗 3465 0

FPGA之三八譯碼器

一聽到三八譯碼器這個(gè)東西可能會(huì)感覺(jué)有點(diǎn)熟悉，其實(shí)在STC89C51系列單片機(jī)中，里面就有一個(gè)三八譯碼器，就是一開始的流水燈程序，LED0-7這八個(gè)LED...

2023-04-26 標(biāo)簽：fpga單片機(jī)譯碼器 3448 0

數(shù)字邏輯電路之譯碼器

譯碼器 　　要把二進(jìn)制碼還原成十進(jìn)制數(shù)就要用譯碼器。它也是由門電路組成的，現(xiàn)在也有集成化產(chǎn)品供選用。

2023-04-30 標(biāo)簽：電路二進(jìn)制譯碼器 3223 0

基于VHDL語(yǔ)言和可編程邏輯器件實(shí)現(xiàn)HDB3編譯碼器的設(shè)計(jì)

由于VHDL不能處理負(fù)電平，只能面向“1”、“0”兩種狀態(tài)，所以要對(duì)它的輸出進(jìn)行編碼，如表1所示。編碼的實(shí)現(xiàn)是根據(jù)HDB3編碼原理把二進(jìn)制碼編碼成兩路單...

2020-07-28 標(biāo)簽：fpga譯碼器vhdl 3170 0

通用譯碼器集成電路簡(jiǎn)述

數(shù)據(jù)分配是將一個(gè)數(shù)據(jù)源輸入的數(shù)據(jù)根據(jù)需要送到不同的輸出端上去，實(shí)現(xiàn)數(shù)據(jù)分配功能的邏輯電路稱為數(shù)據(jù)分配器。分配器又叫多路復(fù)用器。

2023-03-21 標(biāo)簽：集成電路邏輯電路譯碼器 3054 0

譯碼器、多路選擇器介紹

如此便實(shí)現(xiàn)了譯碼器的功能，即輸入端邏輯值為多少，我們就置高輸入端哪一位為高電平（從低位到高位）.同時(shí)輸出端的位數(shù)=2 ^n^ ；(設(shè)輸入端位數(shù)為n);

2023-04-30 標(biāo)簽：譯碼器高電平 2919 0

基于FPGA器件實(shí)現(xiàn)AMI編碼器和譯碼器的設(shè)計(jì)

實(shí)際的基帶傳輸系統(tǒng)，含有豐富直流和低頻成分的基帶信號(hào)不適宜在信道中傳輸。而對(duì)具有易獲取定時(shí)信息、無(wú)直流成分和只有很小的低頻成分、以及具有內(nèi)在糾錯(cuò)能力的信...

2020-08-03 標(biāo)簽：fpga編碼器譯碼器 2858 0

一種優(yōu)雅高效的卷積碼譯碼方法—維特比譯碼

在接收端，我們有一組對(duì)應(yīng)于發(fā)射監(jiān)督比特的電壓采樣序列。為簡(jiǎn)單并不失一般性，我們將假設(shè)接收端獲得了最佳采樣點(diǎn)（或者一組采樣集的均值對(duì)應(yīng)一個(gè)監(jiān)督位），通過(guò)與...

2023-07-07 標(biāo)簽：接收機(jī)譯碼器生成器 2835 0

組合邏輯電路中的譯碼器介紹

譯碼器定義 邏輯功能：將每個(gè)輸入的二進(jìn)制代碼對(duì)應(yīng)輸出為高、低電平信號(hào)。 譯碼是編碼的反操作。

2023-04-30 標(biāo)簽：二進(jìn)制譯碼器邏輯功能 2811 0

基于Verilog的經(jīng)典數(shù)字電路設(shè)計(jì)（5）譯碼器

前面講完了編碼器，其實(shí)不知不覺(jué)地，也順便把譯碼器也講了，畢竟，二者是一個(gè)相反操作的過(guò)程，類似于加減，前進(jìn)與后退，調(diào)制與解調(diào)，F(xiàn)FT 和 IFFT 等等。

2023-10-09 標(biāo)簽：二進(jìn)制LED驅(qū)動(dòng)譯碼器 2632 0

組合邏輯電路的相關(guān)知識(shí)

本篇內(nèi)容主要回顧第三章組合邏輯電路的知識(shí)，雖然前面提到過(guò)組合邏輯電路是數(shù)字電路中很重要的一部分，但是學(xué)習(xí)起來(lái)相對(duì)簡(jiǎn)單，主要是要學(xué)會(huì)掌握方法。

2023-05-24 標(biāo)簽：譯碼器門電路數(shù)字電路 2618 0

LDPC碼硬件仿真平臺(tái)的實(shí)現(xiàn)及在UWB通信中的應(yīng)用

LDPC碼采用置信傳播算法（BP）可以有效地解碼，由于存在大量的乘法運(yùn)算，直接采用BP算法會(huì)導(dǎo)致很高的硬件復(fù)雜性，因此采用了對(duì)數(shù)（Log）運(yùn)算將乘法變換...

2021-06-23 標(biāo)簽：存儲(chǔ)器仿真譯碼器 2611 0

ram內(nèi)部存儲(chǔ)器電路組成

ram在計(jì)算機(jī)和數(shù)字系統(tǒng)中用來(lái)暫時(shí)存儲(chǔ)程序、數(shù)據(jù)和中間結(jié)果。隨機(jī)存取存儲(chǔ)器（ram）既可向指定單元存入信息又可從指定單元讀出信息。

2024-02-19 標(biāo)簽：存儲(chǔ)器cpuRAM 2559 0

用Verilog函數(shù)實(shí)現(xiàn)一個(gè)數(shù)據(jù)大小端轉(zhuǎn)換的功能

在 Verilog 中，可以利用任務(wù)（關(guān)鍵字為 task）或函數(shù)（關(guān)鍵字為 function），將重復(fù)性的行為級(jí)設(shè)計(jì)進(jìn)行提取，并在多個(gè)地方調(diào)用，來(lái)避免重...

2023-06-01 標(biāo)簽：寄存器Verilog數(shù)碼管 2311 0

FPGA Verilog HDL系列實(shí)例—AD轉(zhuǎn)換

AD轉(zhuǎn)換就是模數(shù)轉(zhuǎn)換，顧名思義，就是把模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)。我們所用的模數(shù)轉(zhuǎn)換芯片是ADC0809。

2023-06-02 標(biāo)簽：fpga轉(zhuǎn)換器譯碼器 2004 0

基于XC6SLX16-2CSG-324型FPGA實(shí)現(xiàn)Viterbi譯碼器的設(shè)計(jì)

記(n0，k0，m)為卷積碼編碼器，該編碼器共有2k0×m個(gè)狀態(tài)，Viterbi譯碼器必須具備同樣的2k0×m個(gè)狀態(tài)發(fā)生器，且每個(gè)狀態(tài)必須有一個(gè)存儲(chǔ)路徑...

2020-07-15 標(biāo)簽：fpga存儲(chǔ)譯碼器 1850 0

怎么通過(guò)搗鼓FPGA板把數(shù)碼管給點(diǎn)亮并顯示有效信息？

今天我們?nèi)蝿?wù)是通過(guò)小腳丫板載的兩個(gè)數(shù)碼管來(lái)顯示字符，所以首先我們要了解一下數(shù)碼管的基本工作原理，接下來(lái)再研究怎么通過(guò)搗鼓小腳丫把數(shù)碼管給點(diǎn)亮，并且顯示出...

2023-06-20 標(biāo)簽：FPGA設(shè)計(jì)led燈數(shù)碼管 1792 0