完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 賽靈思
提供賽靈思公司最新的技術(shù)和產(chǎn)品信息,工程師最喜歡的賽靈思技術(shù)社區(qū)
文章:1699個(gè) 瀏覽:132223次 帖子:56個(gè)
Xilinx DPD 解決方案使用經(jīng)驗(yàn)(七)
這篇文章是關(guān)于Xilinx DPD最后一篇總結(jié)文章,內(nèi)容涉及的比較寬泛,但在使用的是要注意的問(wèn)題。
賽靈思FPGA設(shè)計(jì)技巧與應(yīng)用創(chuàng)新
上一次我們提到可以利用本地存儲(chǔ)的訓(xùn)練序列與接收到的序列進(jìn)行匹配濾波(相關(guān))的方法來(lái)搜尋精確的OFDM符號(hào)起始位置。
2017-02-11 標(biāo)簽:FPGAFPGA設(shè)計(jì)賽靈思 1175 0
賽靈思FPGA設(shè)計(jì)技巧與應(yīng)用創(chuàng)新(二)
前面的博文中已經(jīng)提到了基于Sigma-Delta ADC采樣的數(shù)據(jù)采集系統(tǒng),并詳細(xì)說(shuō)了Sinc3抽樣濾波器的設(shè)計(jì)方法,在有詳細(xì)介紹。后來(lái)將前面的ADC也...
2017-02-11 標(biāo)簽:FPGAFPGA設(shè)計(jì)賽靈思 1501 0
ISE設(shè)計(jì)有關(guān)疑難問(wèn)題與解決連載之綜合warning解決辦法
狀態(tài)機(jī)中沒(méi)有將所有條件都寫(xiě)齊,或狀態(tài)機(jī)中的輸出沒(méi)初始化。
2017-02-11 標(biāo)簽:賽靈思狀態(tài)機(jī)ISE 3790 0
如何在EDK中使用自己的 IP核呢? 這是很多人夢(mèng)寐以求的事情。然而在EDK以及ISE的各種文檔中對(duì)此卻遮遮掩掩,欲語(yǔ)還休。
賽靈思 ISE所涉及的一些命令以及Command Line的使用
所有的Commandline都可以在ISE的help->User Manuals里查到,在User Manuals中
利用Xilinx的XPS工具寫(xiě)的一個(gè)時(shí)鐘程序
新建工程,添加duan ,wei ,Leds_8Bit三個(gè)GPio外設(shè),并且將其與總線連接,設(shè)置地址和相應(yīng)的長(zhǎng)度。然后將添加的三個(gè)GPio端口在port...
賽靈思FPGA中LVDS差分高速傳輸?shù)膶?shí)現(xiàn)
低壓差分傳送技術(shù)是基于低壓差分信號(hào)(Low Volt-agc Differential signaling)的傳送技術(shù),從一個(gè)電路板系統(tǒng)內(nèi)的高速信號(hào)傳送...
批命令 A、開(kāi)始-運(yùn)行:cmd 在DOS窗口輸入:“ compxlib –s mti_se –f all –l all –o c:\Modeltech ...
FPGA開(kāi)發(fā)要掌握的六大基礎(chǔ)知識(shí)(3)
Xilinx FPGA開(kāi)發(fā)軟件為ISE.現(xiàn)在其版本更新比較快,大家現(xiàn)在常用的版本都在ISE12.1了。
賽靈思.ARM的可編程平臺(tái)對(duì)產(chǎn)業(yè)促進(jìn)的意義在哪里?
多核處理器+FPGA的組合并不新奇。業(yè)界關(guān)注Elixent等公司的單核處理器+FPGA結(jié)構(gòu)已近10年,Elixent由惠普實(shí)驗(yàn)室分出,隨后被松下收購(gòu)。還...
System Generator是Xilinx公司進(jìn)行數(shù)字信號(hào)處理開(kāi)發(fā)的一種設(shè)計(jì)工具,它通過(guò)將Xilinx開(kāi)發(fā)的一些模塊嵌入到Simulink的庫(kù)中,可...
在FPGA開(kāi)發(fā)中盡量避免全局復(fù)位的使用?(1)
最近幾天讀了Xilinx網(wǎng)站上一個(gè)很有意思的白皮書(shū)(white paper,wp272.pdf),名字叫《Get Smart About Reset:T...
FPGA全局時(shí)鐘和第二全局時(shí)鐘資源的使用方法
目前,大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì),對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求,一...
DCM:即 Digital Clock Manager 數(shù)字時(shí)鐘管理,關(guān)于DCM的作用: 顧名思義DCM的作用就是管理,掌控時(shí)鐘的專用模塊。
賽靈思Verilog(FPGA/CPLD)設(shè)計(jì)技巧
以下是一個(gè)在設(shè)計(jì)中常犯的錯(cuò)誤列表這些錯(cuò)誤常使得你的設(shè)計(jì)不可靠或速度較慢為了提高你的設(shè)計(jì)性能和提高速度的可靠性你必須確定你的設(shè)計(jì)通過(guò)所有的這些檢查 。
在FPGA開(kāi)發(fā)中盡量避免全局復(fù)位的使用?(5)
在FPGA設(shè)計(jì)中,我們往往習(xí)慣在HDL文件的端口聲明中加入一個(gè)reset信號(hào),卻忽略了它所帶來(lái)的資源消耗。仔細(xì)分析一下,竟會(huì)有如此之多的影響:
在FPGA開(kāi)發(fā)中盡量避免全局復(fù)位的使用?(4)
在某種意義上講,這是一個(gè)上電之后的“終極的”全局復(fù)位操作,因?yàn)樗粌H僅是對(duì)所有的觸發(fā)器進(jìn)行了復(fù)位操作,還初始化了所有的RAM單元。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |