完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 賽靈思
提供賽靈思公司最新的技術(shù)和產(chǎn)品信息,工程師最喜歡的賽靈思技術(shù)社區(qū)
文章:1699個(gè) 瀏覽:132291次 帖子:56個(gè)
fpga開(kāi)發(fā)流程攻略與fpga器件選型七大原則分享
主要的FPGA供應(yīng)商有賽靈思公司、Altera公司、Lattic公司和Actel公司等,F(xiàn)PGA的發(fā)展速度非???,很多型號(hào)的FPGA器件已不是主流產(chǎn)品,...
Xylon的新款logiVID-ZU視覺(jué)開(kāi)發(fā)套件,平臺(tái)開(kāi)發(fā)多樣化,有效提高開(kāi)發(fā)效率
在科技發(fā)展的潮流中,我們不僅需要更好的功能,更需要更好的用戶(hù)體驗(yàn)。關(guān)于汽車(chē)我們需要自動(dòng)駕駛,關(guān)于機(jī)器人我們需要他們能夠像人類(lèi)一樣能夠看清周?chē)氖澜?,關(guān)于...
2017-11-12 標(biāo)簽:賽靈思Xylon視覺(jué)開(kāi)發(fā) 5763 0
在Zynq UltraScale+ MPSoC上Android操作系統(tǒng)移植演示
iVeia演示了將Android操作系統(tǒng)移植到Zynq UltraScale + MPSoC上,以獲取角落和邊緣檢測(cè)濾波器的實(shí)時(shí)視頻和控制系數(shù)。 結(jié)果...
2018-11-26 標(biāo)簽:android賽靈思操作系統(tǒng) 5750 0
如何在Zynq處理器上lwIP實(shí)現(xiàn)網(wǎng)絡(luò)功能
了解如何在Zynq處理器上使用輕量級(jí)IP堆棧(lwIP)來(lái)實(shí)現(xiàn)網(wǎng)絡(luò)功能。 本次會(huì)議既包括獨(dú)立用例,也包括與流行的輕量級(jí)FreeRTOS操作系統(tǒng)的集成。
2018-11-27 標(biāo)簽:處理器賽靈思操作系統(tǒng) 5729 0
在Vivado設(shè)計(jì)套件中進(jìn)行PCIe遠(yuǎn)程調(diào)試有哪些好處
本視頻將從您介紹在Vivado設(shè)計(jì)套件中通過(guò)PCIe進(jìn)行遠(yuǎn)程調(diào)試的好處。視頻詳細(xì)解釋了在所有的硬件組件和軟件組件,以及將XVC(Xilinx虛擬電纜)功...
FPGA GTH收發(fā)器實(shí)現(xiàn)了10GBASE-KR與Virtex-7 FPGA的電氣一致性
7系列FPGA GTH收發(fā)器實(shí)現(xiàn)了與10GBASE-KR標(biāo)準(zhǔn)100%的電氣一致性。 在本視頻中,您將看到Virtex?-7 FPGA通過(guò)24英寸背板的...
如何使用IPI將PCI Express連接到DDR存儲(chǔ)器子系統(tǒng)上
了解如何使用Xilinx的Vivado IP Integrator(IPI)快速輕松地組合將PCI Express連接到外部DDR存儲(chǔ)器的完整子系統(tǒng)。 ...
了解與學(xué)習(xí)在 Vivado 中當(dāng)默認(rèn)設(shè)置無(wú)法滿(mǎn)足您的設(shè)計(jì)目標(biāo)時(shí),如何設(shè)置和嘗試新的布局布線(xiàn)算法。視頻包括了新的指令命令以及新的基于這些指令預(yù)封包的策略的介紹。
既然我們對(duì) RF 分析儀有了初步的了解,那就讓我們來(lái)更深入地了解一下。最好的辦法是從定制的 IP 配置開(kāi)始,并逐一了解一下在 RF Analyzer 環(huán)...
如何使用Xilinx SDK啟動(dòng)電路板及利用Zynq DRAM進(jìn)行測(cè)試
在本視頻中,我們將學(xué)習(xí)如何使用Xilinx SDK啟動(dòng)電路板,利用每個(gè)驅(qū)動(dòng)程序提供的應(yīng)用示例并測(cè)試各種外設(shè)。 我們將詳細(xì)介紹Zynq DRAM測(cè)試,并...
如何創(chuàng)建具有DMA和DDR3內(nèi)存支持的先進(jìn)PCIe,千兆以太網(wǎng)設(shè)計(jì)
了解連接域特定目標(biāo)設(shè)計(jì)平臺(tái)如何使您能夠創(chuàng)建具有DMA和DDR3內(nèi)存支持的先進(jìn)PCIe,千兆以太網(wǎng)設(shè)計(jì)。
Virtex UltraScale VU440 FPGA的功能演示
查看世界上最大的新型Virtex Ultrascale VU440,用于制造10個(gè)ARM?Cortex-A9 CPU原型
了解如何描述Spartan-6 FPGA中的全局和I / O時(shí)鐘網(wǎng)絡(luò),描述時(shí)鐘緩沖器及其與I / O資源的關(guān)系,描述Spartan-6 FPGA中的DCM功能。
在Vivado設(shè)計(jì)套件中如何執(zhí)行IO的規(guī)劃
本視頻將指您介紹如何使用Vivado設(shè)計(jì)套件中的交互式“IO Pin Planning”和“Device Exploration”功能。具體來(lái)說(shuō),IO規(guī)...
使用Zynq-7000 All Programmable SoC實(shí)現(xiàn)DSP功能的軟件加速
該演示展示了Zynq-7000 All Programmable SoC及其使用NEON引擎或硬件加速來(lái)加速軟件的能力。 查看Zynq-7000 So...
了解如何在Vivado中執(zhí)行工程變更單(ECO)。 本視頻將向您介紹ECO的常見(jiàn)用例,我們推薦的完成ECO的流程,優(yōu)勢(shì)和局限性,并將演示功能設(shè)計(jì)的ECO。
2018-11-21 標(biāo)簽:賽靈思設(shè)計(jì)瀏覽器 5508 0
SoC系統(tǒng)將包括硬件設(shè)計(jì)和軟件設(shè)計(jì)兩個(gè)方面。硬件設(shè)計(jì)會(huì)映射到SoC設(shè)備上的FPGA邏輯資源,而軟件則運(yùn)行在一個(gè)或多個(gè)系統(tǒng)內(nèi)部署的處理器上。
2019-07-26 標(biāo)簽:處理器賽靈思應(yīng)用程序 5476 0
如何將Altera的SDC約束轉(zhuǎn)換為Xilinx XDC約束
了解如何將Altera的SDC約束轉(zhuǎn)換為Xilinx XDC約束,以及需要更改或修改哪些約束以使Altera的約束適用于Vivado設(shè)計(jì)軟件。
2018-11-27 標(biāo)簽:賽靈思設(shè)計(jì)vivado 5469 0
觀看視頻,學(xué)習(xí)如何將 Vivado IP 和第三方綜合工具配合使用。 此視頻將通過(guò)一個(gè)設(shè)計(jì)實(shí)例引導(dǎo)您完成創(chuàng)建自定義 IP 的步驟;用第三方綜合工具IP黑...
2018-11-21 標(biāo)簽:賽靈思ip設(shè)計(jì) 5431 0
編輯推薦廠(chǎng)商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |