如何在FPGA上快速搭建以太網(wǎng)？

LWIP 是使用裸機(jī)設(shè)計(jì)以太網(wǎng)的良好起點(diǎn)，在此基礎(chǔ)上我們可以輕松調(diào)整軟件應(yīng)用程序以提供更詳細(xì)的應(yīng)用程序。LWIP Echo 服務(wù)器的使用首先使我們能夠確...

2023-09-08 標(biāo)簽：fpgaFPGA設(shè)計(jì)以太網(wǎng) 2102 0

FPGA設(shè)計(jì)之tcl腳本的應(yīng)用

目前已經(jīng)學(xué)完了基礎(chǔ)實(shí)驗(yàn)，這里要介紹Quatus自帶的兩個(gè)非常重要的功能，第一個(gè)是tcl腳本，第二個(gè)是SignalTap（下一篇）。

2023-09-07 標(biāo)簽：fpgaFPGA設(shè)計(jì)TCL 3678 0

FPGA內(nèi)部接口設(shè)計(jì)

在FPGA設(shè)計(jì)中，我們通常采用的都是“自頂向下”的設(shè)計(jì)方法，即現(xiàn)有頂層設(shè)計(jì)，再有細(xì)節(jié)設(shè)計(jì)。比如先有整個(gè)項(xiàng)目的功能框圖、數(shù)據(jù)流程圖等，然后再細(xì)分功能到一級...

2023-09-07 標(biāo)簽：fpgaFPGA設(shè)計(jì)接口 1156 0

FPGA設(shè)計(jì)中這兩種情形該怎么約束

在FPGA設(shè)計(jì)中，我們經(jīng)常會(huì)碰到這樣的情形：從快時(shí)鐘域到慢時(shí)鐘域完成位寬轉(zhuǎn)換，這時(shí)，這兩個(gè)時(shí)鐘是同步的。例如：源時(shí)鐘是400MHz，數(shù)據(jù)位寬為4；目的時(shí)...

2023-09-07 標(biāo)簽：fpgaFPGA設(shè)計(jì)寄存器 832 0

FPGA設(shè)計(jì)中二分法查表算法的實(shí)現(xiàn)

二分化查找算法是在軟件中廣泛應(yīng)用的一種算法，那么在FPGA的設(shè)計(jì)中是否可以用這種算法呢？什么場景下會(huì)可能用到這種算法呢？

2023-09-06 標(biāo)簽：fpgaFPGA設(shè)計(jì)算法 1457 0

FPGA設(shè)計(jì)中幾種常見的反壓方式

FPGA的設(shè)計(jì)中，一個(gè)前級模塊A向下游模塊B發(fā)送數(shù)據(jù)，如下圖所示，當(dāng)下游模塊B不能及時(shí)處理數(shù)據(jù)時(shí)，希望前級模塊A停止發(fā)送數(shù)據(jù)，這個(gè)時(shí)候模塊B會(huì)通過一個(gè)反...

2023-09-06 標(biāo)簽：fpga模塊FPGA設(shè)計(jì) 3298 0

FPGA數(shù)字圖像顯示原理與實(shí)現(xiàn)設(shè)計(jì)

視頻圖像經(jīng)過數(shù)十年的發(fā)展，已形成了一系列的規(guī)范，以VGA和HDMI為主的視頻圖像接口協(xié)議也得到定義與推廣。

2023-09-06 標(biāo)簽：FPGA設(shè)計(jì)VGA編解碼芯片 1263 0

在模塊化設(shè)計(jì)過程中編寫testbench并仿真的方法介紹

?在開始設(shè)計(jì)前，根據(jù)設(shè)計(jì)劃分好各功能模塊（為了敘述方便，這里以對“FPGA數(shù)字信號處理（十三）鎖相環(huán)位同步技術(shù)的實(shí)現(xiàn)”中設(shè)計(jì)的系統(tǒng)仿真為例）。

2023-09-04 標(biāo)簽：鎖相環(huán)FPGA設(shè)計(jì)仿真器 2548 0

ASIC和FPGA到底選哪個(gè)好？兩者的流程有什么區(qū)別？

ASIC (Application Specific Integrated Circuit)，即專用集成電路，是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)...

2023-09-02 標(biāo)簽：FPGA設(shè)計(jì)存儲(chǔ)器ASIC芯片 2087 0

EDA程序設(shè)計(jì)—出租車計(jì)費(fèi)器

用EDA實(shí)訓(xùn)儀的I/O設(shè)備和FPGA實(shí)現(xiàn)出租車計(jì)費(fèi)器的設(shè)計(jì)。

2023-08-25 標(biāo)簽：FPGA設(shè)計(jì)led數(shù)碼管分頻器 2319 0

FPGA如何能讓程序員們更友好的開發(fā)編程呢？

對于一個(gè)軟件開發(fā)人員，可能聽說過 FPGA，甚至在大學(xué)課程設(shè)計(jì)中，可能拿FPGA做過計(jì)算機(jī)體系架構(gòu)相關(guān)的驗(yàn)證，但是對于它的第一印象可能覺得這是硬件工程師...

2023-08-25 標(biāo)簽：FPGA設(shè)計(jì)人工智能RTL 810 0

ASIC的clock gating在FPGA里面實(shí)現(xiàn)是什么結(jié)果呢？

首先，ASIC芯片的clock gating絕對不能采用下面結(jié)構(gòu)，原因是會(huì)產(chǎn)生時(shí)鐘毛刺

2023-08-25 標(biāo)簽：轉(zhuǎn)換器FPGA設(shè)計(jì)寄存器 1257 0

如何利用FPGA的可重編程靈活性來測試轉(zhuǎn)換器的性能？

選擇時(shí)首先要確定轉(zhuǎn)換信號所需的采樣頻率。這個(gè)參數(shù)不僅將影響轉(zhuǎn)換器的選擇，同時(shí)也會(huì)影響對FPGA的選擇，這樣才能確保器件能夠滿足所需的處理速度及邏輯封裝要求。

2023-08-24 標(biāo)簽：FPGA設(shè)計(jì)低通濾波器衰減器 513 0

如何實(shí)現(xiàn)一種EEPROM驅(qū)動(dòng)設(shè)計(jì)？

EEPROM (Electrically Erasable Programmable read only memory)是指帶電可擦可編程只讀存儲(chǔ)器。

2023-08-24 標(biāo)簽：fpgaFPGA設(shè)計(jì)存儲(chǔ)器 1029 0

FPGA設(shè)計(jì)中BRAM的知識科普

FPGA設(shè)計(jì)中，BRAM是一項(xiàng)非常關(guān)鍵的內(nèi)置存儲(chǔ)資源，F(xiàn)PGA開發(fā)需要熟練使用BRAM，今天再復(fù)習(xí)一下BRAM的知識，包括BRAM的定義、組成、應(yīng)用等等。

2023-08-15 標(biāo)簽：fpgaDRAMFPGA設(shè)計(jì) 7046 0

基于FPGA創(chuàng)建一個(gè)簡單的電機(jī)控制程序

FPGA 非常適合精密電機(jī)控制，在這個(gè)項(xiàng)目中，我們將創(chuàng)建一個(gè)簡單的電機(jī)控制程序，在此基礎(chǔ)上可以構(gòu)建更復(fù)雜的應(yīng)用。

2023-08-11 標(biāo)簽：微控制器fpgaFPGA設(shè)計(jì) 1578 0

怎么去設(shè)計(jì)一種基于FPGA的多通道頻率檢測儀？

在數(shù)字接收機(jī)的各種參數(shù)中，頻率是重要的參數(shù)之一，它能反映接收機(jī)的功能和用途、以及頻譜寬度等重要指標(biāo)。

2023-08-07 標(biāo)簽：FPGA設(shè)計(jì)數(shù)字濾波器多相濾波器 1043 0

FPGA零基礎(chǔ)學(xué)習(xí)之TLC5620驅(qū)動(dòng)教程

在FPGA處理完數(shù)字信號之后，我們有些情況下是需要將數(shù)字信號轉(zhuǎn)變?yōu)槟M信號再輸出的。比如音頻信號在濾波后，需要轉(zhuǎn)換為聲音信號進(jìn)行輸出。

2023-08-04 標(biāo)簽：示波器FPGA設(shè)計(jì)鎖存器 1148 0

時(shí)鐘偏移對時(shí)序收斂有什么影響呢？

FPGA設(shè)計(jì)中的絕大部分電路為同步時(shí)序電路，其基本模型為“寄存器+組合邏輯+寄存器”。同步意味著時(shí)序路徑上的所有寄存器在時(shí)鐘信號的驅(qū)動(dòng)下步調(diào)一致地運(yùn)作。

2023-08-03 標(biāo)簽：fpgaFPGA設(shè)計(jì)寄存器 1743 0

FPGA設(shè)計(jì)攔路虎之亞穩(wěn)態(tài)度決定一切

亞穩(wěn)態(tài)這種現(xiàn)象是不可避免的，哪怕是在同步電路中也有概率出現(xiàn)，所以作為設(shè)計(jì)人員，我們能做的是減少亞穩(wěn)態(tài)發(fā)生的概率。

2023-08-03 標(biāo)簽：fpgaFPGA設(shè)計(jì)MTBF 516 0