完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。
文章:348個 瀏覽:27250次 帖子:90個
開放式無線接入網(wǎng)(Open Radio Access Network,簡稱 O-RAN)是一種無線接入網(wǎng) (RAN)。
2023-06-14 標(biāo)簽:matlabFPGA設(shè)計PHY 2260 0
FPGA工程師手記:FPGA系統(tǒng)設(shè)計黃金法則
當(dāng)前業(yè)內(nèi)領(lǐng)先的FPGA公司里工作的應(yīng)用工程師每天都會面對很多設(shè)計問題,而且他們已經(jīng)提出了一些將令你的設(shè)計工作變得更輕松的設(shè)計指導(dǎo)原則和解決方案。掌握FP...
2013-07-17 標(biāo)簽:FPGAFPGA設(shè)計C語言 2259 0
增量實現(xiàn)由兩個流程構(gòu)成:原始流程和增量流程,如圖所示。其中,原始流程提供網(wǎng)表。
2022-10-10 標(biāo)簽:FPGA設(shè)計RAMDCP 2248 0
詳細(xì)討論SERDES用到的各種關(guān)鍵技術(shù)
隨著大數(shù)據(jù)的興起以及信息技術(shù)的快速發(fā)展,數(shù)據(jù)傳輸對總線帶寬的要求越來越高,并行傳輸技術(shù)的發(fā)展受到了時序同步困難、信號偏移嚴(yán)重,抗干擾能力弱以及設(shè)計復(fù)雜度...
2023-05-10 標(biāo)簽:收發(fā)器濾波器FPGA設(shè)計 2221 0
FPGA設(shè)計心得之Aurora IP核例子簡析與仿真
FLow Control 暫時選擇為None。(有必要后面專門研究,暫時最主要的還是弄懂用戶接口信號的用法?。?/p>
2023-06-21 標(biāo)簽:FPGA設(shè)計移位寄存器狀態(tài)機 2209 0
速度-面積互換原則是貫穿FPGA設(shè)計的重要原則:速度是指工程穩(wěn)定運行所能達到的最高時鐘頻率,通常決定了FPGA內(nèi)部寄存器的運行時序;面積是指工程運行所消...
2023-06-09 標(biāo)簽:fpgaFPGA設(shè)計寄存器 2187 0
在數(shù)字電路中,跨時鐘域處理是個很龐大的問題,因此將會作為一個專題來陸續(xù)分享。今天先來從處理單bit跨時鐘域信號同步問題來入手。
2023-06-27 標(biāo)簽:FPGA設(shè)計IC設(shè)計仿真器 2145 0
憑借在市場中數(shù)十億的端口數(shù)量,通用串行總線 (USB) 成為實現(xiàn)主機與外設(shè)之間千兆位以下連接的首選接口。不過,由于 USB 規(guī)范有著嚴(yán)格的浪涌電流和穩(wěn)態(tài)...
2016-08-16 標(biāo)簽:FPGAFPGA設(shè)計USB 2143 0
異步復(fù)位異步釋放會有什么問題?FPGA異步復(fù)位為什么要同步釋放呢?
一般來說,復(fù)位信號有效后會保持比較長一段時間,確保 register 被復(fù)位完成。但是復(fù)位信號釋放時,因為其和時鐘是異步的關(guān)系,我們不知道它會在什么時刻被釋放。
2024-01-24 標(biāo)簽:FPGA設(shè)計狀態(tài)機FDR 2137 0
什么是同步有限狀態(tài)機?為什么要用狀態(tài)機?怎么表示狀態(tài)機?
同步:所有的狀態(tài)跳轉(zhuǎn)都是在時鐘的作用下進行
2023-07-17 標(biāo)簽:FPGA設(shè)計有限狀態(tài)機狀態(tài)機 2120 0
軟件仿真(Simulation),F(xiàn)PGA原型驗證(FPGA Based Prototyping)和硬件仿真加速(Emulation)這三種有效的功能驗...
2022-10-10 標(biāo)簽:FPGA設(shè)計RTLAHB總線 2116 0
有一個有趣的現(xiàn)象,眾多數(shù)字設(shè)計特別是與FPGA設(shè)計相關(guān)的教科書都特別強調(diào)整個設(shè)計最好采用唯一的時鐘域。
2023-12-22 標(biāo)簽:FPGA設(shè)計信號處理同步器 2110 0
LWIP 是使用裸機設(shè)計以太網(wǎng)的良好起點,在此基礎(chǔ)上我們可以輕松調(diào)整軟件應(yīng)用程序以提供更詳細(xì)的應(yīng)用程序。LWIP Echo 服務(wù)器的使用首先使我們能夠確...
2023-09-08 標(biāo)簽:fpgaFPGA設(shè)計以太網(wǎng) 2102 0
【Soc級系統(tǒng)防御】Soc硬件木馬與電子鏈學(xué)習(xí)
隨著尖端工藝的代工成本和現(xiàn)代片上系統(tǒng)(system-on-a-chip,SoC)平臺設(shè)計復(fù)雜性的不斷提高,曾經(jīng)局限于一個國家甚至一家公司的IC供應(yīng)鏈已經(jīng)...
2023-11-20 標(biāo)簽:處理器FPGA設(shè)計場效應(yīng)晶體管 2099 0
心率計是常用的醫(yī)學(xué)檢查設(shè)備,實時準(zhǔn)確的心率測量在病人監(jiān)控、臨床治療及體育競賽等方面都有著廣泛的應(yīng)用。心率測量包括瞬時心率測量和平均心率測量。瞬時心率不僅...
2019-01-01 標(biāo)簽:FPGA設(shè)計FPGA技術(shù) 2089 0
ASIC和FPGA到底選哪個好?兩者的流程有什么區(qū)別?
ASIC (Application Specific Integrated Circuit),即專用集成電路,是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)...
2023-09-02 標(biāo)簽:FPGA設(shè)計存儲器ASIC芯片 2087 0
每次我們更改硬件時,我們都需要告訴 HLS 將其導(dǎo)出為硬件描述語言并生成 Vivado 需要的所有各種源數(shù)據(jù)。
2022-09-22 標(biāo)簽:FPGA設(shè)計VivadoHLS 2064 0
簡易AM信號調(diào)制的FPGA實現(xiàn)過程簡單講解
首先,為什么是AM信號的調(diào)制過程,是因為在短時間情況下,AM信號的實現(xiàn)相對簡單,而且上述提到的幾個模塊都可以得到使用和驗證。
2023-06-06 標(biāo)簽:AGCFPGA設(shè)計ROM 2045 0
芯片設(shè)計過程是一項復(fù)雜的多步驟工作,涉及從初始系統(tǒng)規(guī)格到制造的各個階段。
2023-06-05 標(biāo)簽:處理器FPGA設(shè)計RISC 2034 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |