完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > fpga設(shè)計
FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。
文章：348個 瀏覽：27252次 帖子：90個
認(rèn)識以太網(wǎng)幀的整個結(jié)構(gòu)
當(dāng)你需要使用千兆網(wǎng)發(fā)送數(shù)據(jù)的時候，你需要先傳輸8字節(jié)的前導(dǎo)碼，也就是7個字節(jié)的0xAA和1個字節(jié)的0xAB
2023-06-19 標(biāo)簽：FPGA設(shè)計以太網(wǎng)Mac 2033 0
FIFO IP核報Memory Collision Error on RAMB36E1解決方案
以前很少用到仿真，這次在仿真的過程中，遇到了某個警告，于是轉(zhuǎn)過頭又去研究了FIFO中的Safety Circuit的作用。
2023-06-19 標(biāo)簽：FPGA設(shè)計RAMFIFO存儲 2390 0
首先需要把FIR最基本的結(jié)構(gòu)實現(xiàn)，也就是每個FIR抽頭的數(shù)據(jù)與其抽頭系數(shù)相乘這個操作。由頂層文件對這個基本模塊進行多次調(diào)用。
2023-06-19 標(biāo)簽：轉(zhuǎn)換器FPGA設(shè)計FIR 4170 0
由于以太網(wǎng)測試使用的開發(fā)板是淘寶購買的某款開發(fā)板，開發(fā)人員在電路設(shè)計時沒有考慮到將以太網(wǎng)芯片的接收時鐘、發(fā)送時鐘通過FPGA的專用時鐘管腳接入到到全局時鐘網(wǎng)絡(luò)
2023-06-19 標(biāo)簽：FPGA設(shè)計以太網(wǎng)寄存器 1197 0
FPGA內(nèi)部表示正負數(shù)，小數(shù)的規(guī)則。兩者相比之下，定點數(shù)實現(xiàn)簡單，表達更為直觀，所以在很多時候FPGA通常使用定點數(shù)表示小數(shù)。
2023-06-19 標(biāo)簽：fpgaFPGA設(shè)計計算機 1879 0
在芯片功能驗證中，仿真波形一直是調(diào)試的重要手段。通過觀測分析波形，工程師可以推斷代碼是否正常運行，電路的功能是否正確，設(shè)計是否滿足預(yù)期。
2023-06-18 標(biāo)簽：FPGA設(shè)計EDA工具VCD 1183 0
Vivado Schematic中的實線和虛線有什么區(qū)別？
Vivado Schematic中的實線和虛線有什么區(qū)別？
2023-06-16 標(biāo)簽：FPGA設(shè)計Vivado 1492 0
FPGA浮點數(shù)表示及計算機數(shù)值表示規(guī)則
定點數(shù)硬件實現(xiàn)簡單，但表示的范圍有限，且部分的小數(shù)運算IP核只支持浮點數(shù)運算，因此這里還需要提到浮點數(shù)的相關(guān)內(nèi)容。
2023-06-16 標(biāo)簽：轉(zhuǎn)換器FPGA設(shè)計計算機 1698 0
m序列的verilog實現(xiàn)以及使能信號解決跨時終域問題
根據(jù)《通信原理》一書可知，m序列是最長線性反饋移位寄存器的簡稱，它產(chǎn)生的偽隨機序列的周期與其反饋移存器級數(shù)有關(guān);
2023-06-16 標(biāo)簽：FPGA設(shè)計移位寄存器BPSK 3211 0
使用OSERDES發(fā)送高速串行數(shù)據(jù)
OSERDES實現(xiàn)并串轉(zhuǎn)換，只需要管發(fā)送并不需要管接收到的數(shù)據(jù)如何，所以它的操作相對于ISERDES來說簡單；
2023-06-16 標(biāo)簽：FPGA設(shè)計DDRSDR 1602 0
高速信號傳輸過程中，并行傳輸因為線路同步難，抗干擾性差等缺點逐漸被串行技術(shù)取代；通過提高傳輸速率的方法，串行傳輸也可以實現(xiàn)很高的傳輸速度。
2023-06-16 標(biāo)簽：轉(zhuǎn)換器FPGA設(shè)計DDR 3035 0
在高速信號采集的過程中，經(jīng)常會因為電路設(shè)計或者其他原因，原本設(shè)計好對應(yīng)的data_clk與data經(jīng)過線路傳輸之后在接收端時序上不能很好的對應(yīng)，這可能會...
2023-06-16 標(biāo)簽：FPGA設(shè)計RTL串行通信 2465 0
最近調(diào)試芯片遇到一個選擇題，需要決定數(shù)據(jù)接口的接口標(biāo)準(zhǔn)，是選用LVDS差分接口還是CMOS單端接口。
2023-06-16 標(biāo)簽：CMOSFPGA設(shè)計差分信號 3309 0
濾波器是一種用來減少，消除干擾的電器部件，有對特定頻率的頻點或該頻點以外的頻率信號進行有效濾除，從而實現(xiàn)消除干擾、獲取特定頻率信號的功能。
2023-06-15 標(biāo)簽：FPGA設(shè)計數(shù)字濾波器模擬濾波器 5110 0
FIR及IIR濾波器的FPGA設(shè)計實現(xiàn)方案
這種方法是通過將模擬濾波器頻率特性H(s)反拉氏變換為h(t)，再將h(t)等間隔抽樣成h(n)后，對h(n)取Z變換求得H(z)，即得到了數(shù)字濾波器的...
2023-06-15 標(biāo)簽：FPGA設(shè)計數(shù)字濾波器FIR 2519 0
開放式無線接入網(wǎng)（Open Radio Access Network，簡稱 O-RAN）是一種無線接入網(wǎng) (RAN)。
2023-06-14 標(biāo)簽：matlabFPGA設(shè)計PHY 2260 0
基于FPGA的深度學(xué)習(xí)CNN加速器設(shè)計方案
因為CNN的特有計算模式，通用處理器對于CNN實現(xiàn)效率并不高，不能滿足性能要求。 因此，近來已經(jīng)提出了基于FPGA，GPU甚至ASIC設(shè)計的各種加速器來...
2023-06-14 標(biāo)簽：處理器FPGA設(shè)計存儲器 2767 0
FIFO 是FPGA設(shè)計中最有用的模塊之一。FIFO 在模塊之間提供簡單的握手和同步機制，是設(shè)計人員將數(shù)據(jù)從一個模塊傳輸?shù)搅硪粋€模塊的常用選擇。
2023-06-14 標(biāo)簽：FPGA設(shè)計寄存器VHDL語言 585 0
在FPGA設(shè)計中，時序約束對于電路性能和可靠性非常重要。在上一篇的文章中，已經(jīng)詳細介紹了FPGA時序約束的主時鐘約束。
2023-06-12 標(biāo)簽：fpgaFPGA設(shè)計pll 3384 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟技術(shù)開發(fā)區(qū)航空路6號手機智能終端產(chǎn)業(yè)園2號廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
