完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > fpga設(shè)計
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。
文章:348個 瀏覽:27250次 帖子:90個
FPGA設(shè)計與應(yīng)用之基于AD9833芯片的信號發(fā)生器設(shè)計
2019-03-26 標簽:FPGA設(shè)計DDS芯片狀態(tài)機 1774 0
2018-07-02 標簽:fpgaFPGA設(shè)計 208 0
2018-07-02 標簽:fpgaFPGA設(shè)計 147 0
全硬件TCP/IP協(xié)議棧學(xué)習(xí)筆記 (第八天:W5500+FPGA實現(xiàn)tcp連接)
經(jīng)歷了一個多月的調(diào)試,最終終于使用basys2將tcp模式配置成功了。 首先說一下思路吧,首先W5500的發(fā)送與接收與開發(fā)板的通信使用的是SPI協(xié)議,下...
2017-12-18 標簽:FPGA設(shè)計tcp 1.2萬 0
全硬件TCP/IP協(xié)議棧學(xué)習(xí)筆記(第七天:FPGA+W5500 PING通)
在一周多的時間,從軟件的協(xié)議到芯片接口最后到硬件描述,我覺得是時候試一試芯片了,看一看能不能ping通。兩天時間終于完成第一次ping,也挺不容易的。 ...
2017-12-18 標簽:FPGA設(shè)計tcp 9425 0
全硬件TCP/IP協(xié)議棧學(xué)習(xí)筆記(第六天:SPI通信協(xié)議學(xué)習(xí)一)
今天我們學(xué)習(xí)一下W5500使用的通訊接口,SPI協(xié)議。SPI,中文串行外圍設(shè)備接口,SPI總線是在物理上是通過接在外圍設(shè)備微控制單元上的同步串行端口的模...
2017-12-18 標簽:FPGA設(shè)計 5427 0
全硬件TCP/IP協(xié)議棧學(xué)習(xí)筆記(第五天:全硬件TCP/IP協(xié)議應(yīng)用層學(xué)習(xí))
繼續(xù)昨天的 設(shè)置端口TX/RX存儲信息,每個端口的基地址和屏蔽地址在這里確定并保存。W5500有一個通用寄存器,8個Socket寄存器去,以及對應(yīng)每個S...
2017-12-18 標簽:FPGA設(shè)計 4916 0
FPGA設(shè)計的基本原則、技巧與時序電路設(shè)計
FPGA設(shè)計的基本原則 面積與速度折衷原則 面積和速度是ASIC芯片設(shè)計中一對相互制約、影響成本和性能的指標,貫穿FPGA設(shè)計的始終。在FPGA設(shè)計中,...
2017-11-25 標簽:FPGA設(shè)計 1316 0
圖像自適應(yīng)分段線性拉伸算法的FPGA設(shè)計
由于紅外圖像的成像機理以及紅外成像自身的原因,紅外圖像有對比度低、圖像較模糊、噪聲大等特點。因此抑止噪聲,提高圖像信噪比,以及調(diào)整紅外圖像對比度,以利于...
2017-11-25 標簽:FPGA設(shè)計 1256 0
通過一個實例具體介紹ISE中通過編輯UCF文件來對FPGA設(shè)計進行約束
摘要:本文主要通過一個實例具體介紹ISE中通過編輯UCF文件來對FPGA設(shè)計進行約束,主要涉及到的約束包括時鐘約束、群組約束、邏輯管腳約束以及物理屬性約...
2017-11-25 標簽:fpgaFPGA設(shè)計ise 6123 0
FPGA的設(shè)計與高速接口技術(shù)可以幫助你滿足今天的市場要求,但也提出了一些有趣的設(shè)計挑戰(zhàn)。為了確保存儲器接口的數(shù)據(jù)傳輸準確,在超過200兆赫茲以上,進行時...
2017-11-25 標簽:FPGA設(shè)計 1406 0
基于FPGA設(shè)計時效仿真技術(shù)的驗證以及其應(yīng)用
隨著FPGA器件體積和復(fù)雜性的不斷增加,設(shè)計工程師越來越需要有效的驗證方。時序仿真可以是一種能發(fā)現(xiàn)最多問題的驗證方法,但對許多設(shè)計來說,它 常常是最困難...
2017-11-24 標簽:fpgaFPGA設(shè)計時效仿真 1446 0
關(guān)于FPGA設(shè)計的驗證技術(shù)及其應(yīng)用原則分析和介紹
FPGA設(shè)計和驗證工程師當(dāng)今面臨的最大挑戰(zhàn)之一是時間和資源制約。隨著FPGA在速度、密度和復(fù)雜性方面的增加,完成一個完整時序驗證對人力和計算機處理器、存...
2019-10-06 標簽:FPGA設(shè)計存儲器時序 1397 0
基于FPGA設(shè)計環(huán)境中加時序約束的詳細分析與優(yōu)化結(jié)果
在給FPGA做邏輯綜合和布局布線時,需要在工具中設(shè)定時序的約束。通常,在FPGA設(shè)計工具中都FPGA中包含有4種路徑:從輸入端口到寄存器,從寄存器到寄存...
2017-11-24 標簽:fpgaFPGA設(shè)計時序約束 1883 0
具體介紹ISE中通過編輯UCF文件來對FPGA設(shè)計進行約束
本文主要通過一個實例具體介紹ISE中通過編輯UCF文件來對FPGA設(shè)計進行約束,主要涉及到的約束包括時鐘約束、群組約束、邏輯管腳約束以及物理屬性約束。 ...
2017-11-24 標簽:fpgaFPGA設(shè)計 4026 0
耗費數(shù)月精力做出的設(shè)計卻無法滿足時序要求,這確實非常令人傷心。然而,試圖正確地對設(shè)計進行約束以保證滿足時序要求的過程幾乎同樣令人費神。找到并確定時序約束...
2017-11-24 標簽:fpgaFPGA設(shè)計時序問題 1.0萬 0
基于賽靈思FPGA設(shè)計的整體時序具有完全可重復(fù)性
滿足設(shè)計的時序要求本身已非易事,而要實現(xiàn)某項設(shè)計的整體時序具有完全可重復(fù)性有時候卻是不可能的任務(wù)。幸運的是,設(shè)計人員可以借助有助于實現(xiàn)可重復(fù)時序結(jié)果的...
2017-11-24 標簽:fpgaFPGA設(shè)計可重復(fù)時序 899 0
直接擴頻通信同步系統(tǒng)的xilinx FPGA設(shè)計原理分析
對直接擴頻通信同步系統(tǒng)進行了研究,使用PN碼作為擴頻序列,利用其良好的自相關(guān)性,提出一種新式的滑動相關(guān)法使收發(fā)端同步,并給出該系統(tǒng)的FPGA實現(xiàn)方法...
2017-11-24 標簽:fpgaFPGA設(shè)計通信 1555 0
利用MCU和FPGA設(shè)計車載信息娛樂系統(tǒng)的系統(tǒng)架構(gòu)與應(yīng)用
汽車工業(yè)蓬勃發(fā)展,車載信息娛樂系統(tǒng)已經(jīng)不再是豪華轎車的獨有設(shè)施,越來越多的中低端轎車開始擁有自己的信息娛樂系統(tǒng)。然而,車載信息娛樂系統(tǒng)是一個高度集成的復(fù)...
2017-11-24 標簽:fpgamcuFPGA設(shè)計 1991 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |